• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 1 订户
  • 视图 373 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC5672：控制问题：无法更新IOUT

admin
Guru**** 2511985 points
Other Parts Discussed in Thread: DAC5672

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/605293/dac5672-control-question-cannot-make-iout-updated

部件号：DAC5672

大家好，

客户尝试使用其MCU控制我们的DAC5672 EVM，但它不起作用。 波形捕获连接在底部。

因为这是我们的EVM，所以我认为这纯粹是软件问题。

这是设置，请告诉我与设备通话的正确步骤，谢谢！！

模式=高，双总线

睡眠=低，操作模式

CLKA，CLKB，WRTA，WRTB在100ns时与相同的时钟脉冲同步

1.客户询问tLAT时钟延迟(WRTA/B至输出)最小值为4 clk，我们是否需要为CLKA，CLKB，WRTA和WRTB持续提供4 clk脉冲？

2.如果CLKA，CLKB，WRTA，WRTB仅需要一个时钟脉冲来更新DAC，在IOUT更新之前缺少哪些步骤？

非常感谢！！

Andrew

 

  • 0
    TI__Guru**** 2511985 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Andrew，

    我正在研究这个问题。 我明天就回复你。

    此致，
    Neeraj
  • 0
    TI__Guru**** 2511985 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Andrew，

    1.是的，您是正确的，您需要4个连续的clk脉冲，在下一次pluse时，它应该更新您的输出。

    此致，
    Neeraj

  • 0
    TI__Guru**** 2511985 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Neeraj您好，

    问题仍未解决。

    客户显示了更新波形，并连续发出4次咔嗒声，您认为还有其他可能吗？

    谢谢！！

  • 0
    TI__Guru**** 2511985 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，Andrew，

    从屏幕截图中，客户似乎只切换了WRTA一次，而CLKA切换了4次。  这两个参数应始终匹配，因为WRT用于在数据进入DAC之前将其锁定。

    另外，从Iout来看，客户似乎正在查看通过变压器的输出。 正如您可能知道的那样，变压器不允许直流信号通过，其行为与带通滤波器有些相似。 当Iout更新时，它会产生锐边，变压器允许某些频率通过，但当输出稳定到直流值时，变压器不会通过。 让客户绕过变压器。 如果客户正在使用DAC5672EVM ，他们可以通过卸下变压器T1绕过CHA上的变压器并填充R10 = R15 = R25 = 0欧姆和DNI R7来绕过变压器。

    另请在下面找到绕过变压器的屏幕截图。 在我的设置中，我将CLKA和WRTA绑定在一起。

    此致，

    Neeraj Gill