[参考译文] ADS131E06：ADS131E06的DOUT，SCLK，CS，DIN上的引脚电容是什么？ SPI波形中的相移。

这是高级视图。 我们发出 20 0E命令以读取所有寄存器。

示波器显示Miso上返回的正确值，但在MCU中，当我们以12.9MHz读取时，数据已损坏。 MCU在低速时显示正确值。

下面是返回的第一个寄存器的更近的屏幕截图。 值为d1。

探头接近ADS131E06。 也许我们应该更接近MCU来探索Miso。

我还能向您提供哪些其他类型的帮助？

Dave，您好！

感谢您提供详细的图像。 ADS131E06一侧的SPI信号看起来很好，但我知道这不是问题。 能否在MCU侧重复相同的测量？ 最好尝试读取相同的寄存器值(D1)，以便我们可以看到SCLK边缘对齐位置的差异。

您是否已尝试减少或移除SPI信号路径中的R-C组件？

此致，

下面是同一寄存器的屏幕截图，在MCU引脚处探测miso。

我尝试更改电阻值，但没有成功。 我可以再看一下。

以下是串联电阻器的波形，从100欧姆更改为10欧姆。 切换效果明显更清晰，但有一些响声。

这没有影响。 我们仍在读取垃圾数据。 看起来一切都是在一个时钟周期内移动的。 MCU的读数是0x68而不是0xD1。

预期值为0xD1

实际值为0x68，即0xD1向右偏移一位。 仅在12.9MHz时才会发生这种情况。 6.45MHz时没有换档。  

也许知道它的设置会有所帮助。

配置1将ADS131E06设置为菊花链模式。数据表第52页似乎表示需要额外的时钟周期。 这可能解释了数据向右移动的原因，但如果是这种情况，我希望寄存器值在所有时钟速度下移动。

寄存器值包括：
D1
94.
E0
41.
00
10.
10.
10.
10.
10.
10.
00
00
00

Dave，您好！

菊花链式设备的额外时钟周期仅在您从第二个设备开始读取时才会开始发挥作用。 您分享的范围捕获适用于链中的第一台设备，对吗？ 在这种情况下，我认为这与这个问题没有任何关系。

乍一看，您可能会违反tCSCC计时规范，该规范描述了/CS下降边缘和第一个SCLK上升边缘之间所需的延迟。 最后一幅图像显示它们几乎完全对齐-请确保您在第一个SCLK之前有6 ns的延迟，用于3.3V DVDD电源。

此外，最后一个图像似乎使用6.45MHz SCLK，我们知道它工作正常。 您能否使用12.9MHz SCLK显示相同的信号和寄存器值？ 请记住，也要检查该案例的tCSSC。

此致，

/CS是红色轨迹。 mosi是蓝色的。 我在这里看不到违反计时的情况。

我将获得12.9MHZ示波器。

以下是~12.9MHz时的波形。

黄色为时钟。

红色表示CS。

蓝色是鼠标。

绿色表示miso。绿色连接在微控制器附近。

总线上的串联电阻为10欧姆。