请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：ADS1178 尊敬的各位先生：
我的客户向我们询问了ADS1178的Farme-Sync的SCLK/fCLK。
下面介绍了数据表的13页。
(2) SCLK必须连续运行，并且限制为1，1/2，1/4和1/8的fCLK。
另一方面，数据表的18页中有以下说明。
帧周期(FSYNC时钟)内SCLK的数量可以是2的任意幂
时钟周期的比率(1，1/2，1/4等) ，只要 周期数足以移动数据输出
(4)此外，在数据表的SPI 7页上有以下说明。)
为了获得最佳性能，请将fSCLK/fCLK限制为1，1/2，1/4，1/8等的比率
从一个数据帧内的所有通道。
那么，问题是SCLK / fCLK采用Frmae-Sync格式为什么"必须"？
SPI和帧同步中SCLK / fCLK表示法有何区别？
顺便说一下，我的客户正在使用帧同步格式的1/16。
此致，
是。哈塞伯
