[参考译文] ADC32RF45：了解与小数位数设置对应的数据速率。

admin

Other Parts Discussed in Thread: ADC32RF45

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/600002/adc32rf45-understanding-data-rates-corresponding-to-decimation-settings

部件号：ADC32RF45

您好，

我有一位客户与我联系，询问ADC32RF45 (DDC块)内部的片上调谐器，他们希望了解多个数据速率(通过JESD链路从设备输出)之间的相关性以及不同的小数位设置，因为他们正在FPGA中开发DSP代码。

他计划在接收器模式下使用设备，同时使用两个频段。请参阅他的问题--

"在查看器件的数据表时，我看到第34页上的表3描述了基于各种抽取设置的采样率的输出速率和带宽，看起来非常简单。但是，当我看第35页上的图76时，它给出了一个双频除以8复数设置的示例，并尝试将图中显示的数字与表3进行协调，结果不匹配。

图中显示，对于除以8的情况，复数输出数据速率为每波段750MSPS，采样速率为3GSPS，而表3显示，对于相同的采样速率，复数的速率应为每波段375MSPS。有两个差异因素，我想知道是不是数字中有错误，还是我不理解(如图中的比率是指IQ对比率，表中所示的单个IQ流速可能是交错的)？

你能不能对此有所说明？”

感谢您的团队为我们提供的任何反馈！感谢你能抽出时间。

-Amanda

8 年多前

0 admin 8 年多前

TI__Guru**** 2538930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Amanda：

图76中似乎有拼写错误。

使用3Gsps和复数/8小数时，输出速率应为375Msps复数。表3是正确的。我们将在数据表中更新该内容。

此致，

汤米

0 admin 8 年多前

TI__Guru**** 2538930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

感谢Thomas的快速回复！

0 admin 8 年多前

TI__Guru**** 2538930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，

跟进此问题，您能否澄清"375Msps Complex"(375Msps复杂)的含义？

这是否意味着样本(I或Q)输出速率为375Msps，还是这实际上是I/Q对速率，因此一对I/Q样本输出速率为375Msps？

谢谢！

John

0 admin 8 年多前

TI__Guru**** 2538930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，

I流中的数据为375Msps，Q流中的数据也为375Msps。在表22和23 或表16和17中可以看到以8复杂操作模式进行小数位的实际数据格式-具体取决于您是否要启用两个DDC块以及您要将样本数据输出多少个通道。启用双频段后，表22和23显示IQ数据可输出到 4个通道或8个通道。在启用单频段的情况下，表16和17显示 IQ数据可以输出到4个通道或2个通道。在每种情况下，您都可以看到哪些示例的格式设置在哪些通道上。

此致，

Richard P.

0 admin 8 年多前

TI__Guru**** 2538930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Richard

感谢您回复我。

好的，我还不清楚，我认为它与DDC数据块中的实际数据格式有关。我的基本问题是，当I/Q数据在接收端恢复为并行时，数据格式和速率是什么。我需要了解这一点才能处理数据。

以双频段(每个ADC使用两个DDC模块)为例，复杂的按8位采样，3000MSPS，每个ADC通道有两个通道(整个器件有4个通道)，因此LMFS =4841，表23显示实际上一个SerDes通道连接到一个DDC模块，正确吗？

那么，在这种操作模式下，从一个DDC块中出来，I/Q数据是如何格式化的？

是否：

DDCn输出： I0 Q0 I1 Q1… 在一个并行流中的qn中(因此每个采样为I或Q，交错)，375MSPS

或者-(我认为这就是上面所说的)：

DDCn流1 I0 I1… 在 375MSPS时

DDCn Stream 2 Q0 Q1… 375MSPS时的QN

因此，图76显示两行从LPF中出来，一行用于I，一行用于Q？如果正确，则如何通过SerDes路线发送此数据？在表23之后，它显示了I/Q样本是交叉存取的，因此会有一个以750MSPS的交叉存取并行16b I/Q数据流进入SerDes。但是，如果我使用车道费率等式：

LR =(M * N'* S * 10/8 * FC)/L

具有：M=8，N'=16，S=1，FC=750MSPS，L=4

然后我得到LR = 30Gbps，这毫无意义。即使我使用FC=375MSPS，LR也会减半到15Gbps，这仍然太大。所以我希望你们能帮助我澄清我的困惑。因此，您能否请1)了解数据如何从DDC中输出，以及2) DDC输出速率与JESD信道速率有何关联。

谢谢，此致，

/John

0 admin 8 年多前

TI__Guru**** 2538930 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，

图76只是说，如果您为每个通道启用两个DDC (双频段)，那么每个DDC块的输出都是一个I/Q对，而I流的速度为375Msps，Q流的速度为375Msps。 (不是750M -这只是一个打字错误。) 这是数据在DDC之后的内容，然后将其发送到JESD204b块，在此处根据所选的操作模式将其映射到通道上。这就是M值为8的原因-有两个信道，每个信道都有两个DDC，每个DDC输出一个I流和一个Q流，因此它查看FPGA下游，就像您有8个数据转换器运行：M=8一样。

如果您已指向LMFS=4841，则每个DDC块的数据都将路由到链路单通道的编码和串行器。在这种情况下，来自通道A的其中一个DDC将进入通道DA1。来自通道A的另一个DDC将进入通道DA2。来自通道 B的其中一个DDC将进入通道DB1。来自通道 B的另一个DDC将转到通道DB2。表23告诉您，在每个通道上，您首先得到I样本的最大有效字节，然后是最小有效字节，然后是Q样本的最大有效字节，最后是最小有效字节。这四个二进制八位数构成了此操作模式的基本帧。 F=4。

因此，每条信道上的线路速率*将*为15Gbps，M=8 * N=16x 1.25 * S=1 * 375Msps / 4。对于RF45可以支持的最大线速来说，这太快了。在表22中，对于8 LMFS=4841的小数，您可以在最后一列中看到采样率与JESD204b线速率的比率为5，或3Gsps时间5 = 15Gbps的通道速率。因此LMFS=4841模式不支持3Gsps的采样速率。 LMFS=4841可支持的最大采样率为8位小数2.5Gsps，因此2.5Gsps x 5=12.5Gbps。在此操作模式下，串行通道的最大线速是限制设备最大采样速率的因素。对于3Gsps采样率，您必须使用LMFS=8821模式将数据分布在8个通道上，而不是4个通道上，以保持在最大通道速率限制下。

此致，

Richard P.

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] ADC32RF45：了解与小数位数设置对应的数据速率。