• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 1 订户
  • 视图 237 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC3174：最小采样率频率和4 *带控制相时钟的超额采样

admin
Guru**** 2414890 points
Other Parts Discussed in Thread: DAC3174

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/614866/dac3174-minimum-sample-rate-frequency-and-4-oversampling-with-controlled-phase-clocks

部件号：DAC3174
主题中讨论的其他部件：LMK0.3328万，

您好，

电气规格(SLAS837B的6.6 - 2017年1月)规定最大采样率为500MSPS。

最低采样率是多少，了解器件已针对500MHz性能进行了优化(查看图示)？

时钟控制块中的器件中是否有内部PLL -或者它是否直接使用DAC_clock (我假设它的作用是什么)？

过度采样。 了解到设备不包含内部内插器，我想探讨配置的可能性

设备，使其覆盖data_CLK驱动总线(与明显的输出别名关联)。

对于 来自LMK0.3328万 AS不同端口的DATA_CLK和DAC_CLK输出，我有不同的可控制时钟源

LVDS时钟，使用SI5.3322万B通用PECL转换缓冲器将DAC_CLK转换为LVPECL。 因此我可以准确地说

控制和调节两个信号的相关相位。

我想尝试以四分之一的速率(125MHz)运行LVDS数据和相关的DATA_CLK，并以500MHz运行DAC_CLK，同时使用FIFO和相关的警报和输出门控  

已关闭。 然后，我将调整DAC_CLK相位，以防止与数据的对齐问题。  然后，我将在设备输出上筛选生成的别名频谱。

这是否可能，或者是否有内部机制使这种可能性无法实现？

此致，

Chris Burton。

  • 0
    TI__Guru**** 2414890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Chris：

    我们正在研究您的问题。 我们团队的成员将尽快回复。

    此致，
    Neeraj
  • 0
    TI__Guru**** 2414890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，

    设备内部没有与任一时钟相关联的PLL来限制采样率的下端。  基本上没有最低采样率。  我能想到的唯一一件事可能是以极低的采样率'中断' ，可能是探测DATACLK或DACCLK时钟活动损失的电路，因为我不知道这些电路是如何实现的。  

    正如您所指出的，此DAC没有内插函数。  对于不需要大量数字功能的应用，此特定器件本来是一个相对简单的DAC，因为我们有许多其他器件可以进行功能插值。  可以绕过FIFO，但不建议如数据表中所述。  因此，该器件的特性不是在忽略FIFO的情况下运行，因此我无法告诉您为了正确地传递数据，DATACLK和DACCLK之间需要什么正确的相位关系。  您必须自己确定。  但考虑到这种可能性，我不知道以DATACLK的4倍速率运行DACCLK会有什么影响。  因为DATACLK是双倍数据速率，所以DATACLK的占空比可能是其中之一。  如果您使用125MHz的DATACLK上升沿锁定一个通道的数据，然后以500MHz的速度运行DACCLK以连续四次在DACCLK上输出相同的样本- DATACLK的下降沿将锁定另一个通道的数据 以偏离第一个通道的方式。   但是，为什么不只以相同的125MHz运行DACCLK，输出的输入样本比500m的DACCLK多四倍？  这样就根本不需要绕过FIFO。  我没有看到好处。  

    此致，

    Richard P.

  • 0
    TI__Guru**** 2414890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，

    感谢您的反馈。 即使我使用的是DAC3174，我的应用程序中也有一种操作模式，即我只使用一个输出/第二个输出实际上与第一个DAC相同或互补。 在这种情况下，我可以筛选任何混迭频谱。 我当时在考虑通过 四次采样和过滤来实现额外比特性能是否会带来转换增益。 正如你所指出的，这不是一种经过试验的操作模式，但进行一场游戏，看看是否可以进行，以及是否可能获得任何好处，似乎没有什么坏处。

    此致，
    Chris B.