[参考译文] DAC5672EVM：使用出厂设置配置时无输出

Pavanbabut，

感谢您将打字错误和错误提请我们注意。 不幸的是，一些较旧的EVM用户指南中有一些打字错误/错误。 我们有一个新的文档处理流程，大大改进了这一流程。 我们最受欢迎的设备已经更新，但不确定我们何时能够更新此用户指南。

支持此设备的应用程序工程师已收到您的查询通知，应尽快回复您。

此致，
-Steve Wilson

TI有谁可以为我解决此问题？

谢谢

您好，Pavanabut，

很抱歉耽误你的时间。 您能否向我发送EVM顶部的图片，其中显示了主板上的所有连接器？

此致，
Neeraj

您好Neeraj，

给你。 如果您能帮助我们解决这个问题，那将是非常好的，因为我们在尝试解决这个问题时已经损失了大约一个星期。 J10的引脚29连接到J3以进行时钟输入。

仅供参考，当与用于单端输出的改良DAC5672EVM或DAC2904EVM配合使用时，相同的连接器和输入工作正常。

谢谢

Neeraj您好，

有什么建议？

谢谢

您好，Pavanabut，

查看您发给我的图片，该板设置为在J1和J2上输出单端输出信号。 您能否解释一下J10的引脚29连接到J3的含义？

另外，请确保您符合DAC5672A数据表第7页中提到的设置和保持时间。 请检查连接到J3的时钟信号的振幅是否足够大。

此致，
Neeraj Gill

J10上的引脚29 (B数字数据的报头)在设计上未使用，我们正在使用它从FPGA发送时钟信号，而我们的数据是从FPGA生成的。

忘记我所说的差分输出，现在我想知道为什么它在J1和J2上的出厂设置配置中不输出任何东西。

对于数据和时钟，同样适用于类似的板(另一个)，修改如下。 因此，我确信数据和时钟符合DAC的规格。

您好，Pavanabut，

我所拥有的DAC板像工厂配置一样进行设置，它似乎工作正常。 您的设置和我的设置之间的唯一区别是我从外部信号发生器向J3提供CLK信号。

所以有两件事。
1.尝试增加到J3的CLK信号的振幅。
2.您的板有问题。 如果您的主板损坏，请将其退回并获得新的主板。

此致，
Neeraj Gill

您好Neeraj，

您能告诉我您的输出幅度吗？

谢谢！

Neeraj您好，

我刚买了一个新的EVM板并试用了它。 它的行为与以前的行为完全相同。 只是为了确保，您是否可以确认您的主板与出厂设置配置完全相同，并且您仅执行以下三项操作-

1)将3.3VDC连接到AVDD和DVDD以及各自的GND

2)将外部时钟连接到J3

3)将14位数据线连接到A和B标头

4)未移动任何跳线。

谢谢！

您好，Pavanabut，

我所拥有的EVM已完全配置为您的EVM，即出厂设置。 唯一的区别是我提供信号生成器的时钟。 另请注意，您将需要一个CMOS信号，用于在3.3V和0V之间变化的时钟信号。 其次，我使用TSW1400EVM模式生成器将数据发送到DAC。

此致，
Neeraj Gill

Neeraj您好，

想知道您是否对此设计有任何见解。 在没有运气获得变压器的输出后，我想知道我是否可以使用差动到单端运算放大器。 具体来说，我可以使用Maxim MAX4444 运算放大器吗，我知道它不是您的项目，但您也许可以给出一些建议。

谢谢