• 状态 Resolved
  • 已锁定 已锁定
  • 回复 12 回复
  • 订户 1 订户
  • 视图 1387 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC32RF45EVM：有关JESD初始化的问题

admin
Guru**** 2540720 points
Other Parts Discussed in Thread: ADC32RF45

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/624706/adc32rf45evm-question-on-jesd-initialization

部件号：ADC32RF45EVM
Thread：ADC32RF45中讨论的其他部件

硬件设置：

  • ADC32RF45 EVM连接到Hitech Global HTG 830板上的FMC连接器
  • ADC32RF45 置于Bypass LMFS8.282万模式
  •  第二个尼奎斯特区行动
  • EVM配置文件： “LMK_ ADC32RF45_LMF_8.282万_ExtClock.cfg”和“ADC32RF4x_12bit_LMFS_8.282万.cfg”
  • EVM GUI用于配置ADC和LMK设置
  • Xilinx JESD204内核用于FPGA

在EVM GUI上选中然后取消选中“反转同步极性”复选框之前，我无法通过JESD成功连接。  切换GUI上的复选框时，我确实看到FPGA内的同步信号断言。  同步信号是FPGA的输出和ADC的输入，因此这对我没有意义。  如有任何帮助，我们将不胜感激。  

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，

    是的，您必须更改用于ADC编程的配置文件，以不反转同步极性。    预生产硅片具有反转同步输入的极性，因此我们用于HSDCPro和TSW14J56的ini文件将具有用于反转同步的行条目。   当最终的硅片可用时，同步没有反转，我们已经有许多HSDCPro副本在反向同步中，所以我只是在ADC的配置中将其反转。    在您希望将ADC的配置文件与其他FPGA编程一起使用之前，这种方法可以正常工作。

    ADC配置文件中反转同步的行是

    ADC32RFxx_analog
    0x0058 0x20    //同步极性在hsdcpro.ini反转同步时反转

    删除这些行，或至少删除地址0x0058的行。   或者按现在的方式使用配置文件，然后使用GUI选项卡关闭同步反转。

    此致，

    Richard P.

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Shawn您好！

    我会检查以确保FPGA上同步的P/N引脚未被交换。 我也要让其他人来看看这个问题。

    此致，

    丹
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我发现，仅仅关闭"反转同步极性"是不够的。 我的JESD链接不会启动并运行，直到我切换"未选中-已选中-未选中"框。
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，

    这让我认为来自FPGA的同步信号是静态值，您将 预期信号的极性反转，然后再反转回来，使其看起来像是向ADC提供了一个'脉冲'。   即使跟踪上信号的实际值没有变化，这看起来似乎是在切换同步。 如果您从配置文件中删除该行，以便ADC需要默认同步极性， 然后观察FPGA正在驱动哪些同步，并确保通过FMC连接器驱动正确的信号对-例如驱动主同步对，而不是驱动为连接器定义的备用同步对。

    此致，

    Richard P.

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我认为这不是问题。 我可以反转FPGA驱动的同步极性。 无论哪种方式，我都必须"取消选中，取消选中""反转同步极性"框才能连接JESD。
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    是的，我明白你在说什么。 我不知道您所指的"备用同步对"是什么。 但是，我确实跟踪了从ADC32RF45 EVM到FPGA的同步连接。

    ADC引脚35和36 --> EVM FMC引脚G12和G13 --> HTG FMC引脚G12和G13 --> FPGA引脚BE8和BF8

    我尚未探测EVM上的同步信号。 我将执行此操作以查看它是否切换。
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我在ADC的输入端探测同步，在FPGA驱动信号时看不到任何转换。 但是，当FPGA正在配置时，我确实看到信号切换。 我没有载板的布局信息，并且根据文档，我的连接看起来是正确的，因此我决定尝试在ADC的针63上使用单端同步。 我通过另一个I/O信号从FPGA连接到EVM板上的测试点，现在可以看到信号切换。

    当我尝试通过使用EVM GUI的低级访问将0x40写入寄存器0x69.0036万和0x169.0036万来启用CMOS SYNCB时，我永远不能读回写入的值。 我以前在写其他寄存器时从未遇到过这个问题。 要正确启用CMOS SYNCB，我还需要做什么？ 谢谢，Shawn
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我花了一些时间尝试让单端同步工作。 如果我只是修改“ADC32RF4x_12bit_LMFS_8.282万.cfg”，方法是在脚本的JESD设置部分写入0x40以注册0x69.0036万和0x169.0036万，则从ADC GUI读回的寄存器值甚至不能反映脚本已正确执行。 即使没有将单端同步线从FPGA连接到ADC，情况也是如此。 是否需要执行其他设置才能使单端同步正常工作？
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，

    我已询问设计团队是否需要任何其他信息来进行单端同步编程。   例如，在寄存器映射的后面部分，是用于设置用于单端同步的GPIO引脚方向的寄存器，但默认方向是输入，因此不会有问题。   因此，我询问了使用此功能是否还需要了解其他信息。   我知道我们已经让应用程序使用单端同步，因此可以完成。  

    尽管如此，您的FPGA JESD IP在同步失败后放弃建立链接的尝试，因此同步不再切换。   我相信我们的IP不会放弃，因此它可能是FPGA IP的默认设置，即放弃之前尝试同步的次数。   可能。    但是，您是否尝试在配置中删除将SYNC设置为反转极性的那一行，以便链路能够成功建立第一次，就像差分同步一样？

    此致，

    Richard P.

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Richard，感谢您将此信息转发给设计团队。

    是的，我尝试在禁用反向同步的情况下进行配置，但没有结果。

    我还尝试使用"SPI SYNC"寄存器在内部切换FPGA同步，但这也不起作用。 到目前为止，"反转同步极性"复选框是我建立链接的唯一方法。
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，

    这是我从设计团队得到的。

    要将PIN#63转换为CMOS同步，我们需要澄清两件事：

    1. CH位应设置为'1'。

    2.寄存器地址0x3C的位0也必须设置为'1'。 数据表中不存在此寄存器。 我们将其纳入数据表的新修订版中。

     

    因此必要的SPI序列是：

    1.访问页面0x69万

    0x4001 0x00

    0x4002 0x00

    0x4003 0x00

    0x4004 0x69

    2.保留CH=1，并将reg 0x36的位6和位0或reg 0x3C设置为'1'。

    0x7036 0x40 //位<6>

    0x703C 0x01 //位<0>

     

    (对于记录，正常的差分同步也应起作用。  我们的此EVM可与三个不同的Xilinx开发平台和两个采用Altera器件的捕获卡配合使用，除了使极性正确外没有任何问题。  由于您可以通过手动切换极性控制来使差分同步工作， 在首次初始化失败后，您看不到FPGA切换信号，我不得不认为有一个简单的问题阻止了链路初始化，并且FPGA被编码为不返回再重试。)

    此致，

    Richard P.

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Shawn您好！

    要启用单端同步，需要以下寄存器写入：
    1.访问页面0x69万
    0x4001 0x00
    0x4002 0x00
    0x4003 0x00
    0x4004 0x69
    2.保持CH=1，并将reg 0x36的位6和reg 0x3C的位0设置为高。
    0x7036 0x40 //位<6>
    0x703C 0x01 //位<0>

    请注意，地址0x036中的位<6>和地址0x03C中的位<0>都应设置为高，以便在设备的针脚#63上启用单端CMOS同步。 (设备数据表仅提及地址0x036的位<6>作为CMOS同步-这将在下一版本中更正)

    此致，
    Sourabh