大家好,
我们的客户正在考虑使用10位分辨率的4通道ADC。
在数据表中,如果源阻抗较大, 则会降低准确度。
在最坏的情况下,其使用情况会使源阻抗达到50 kΩ 或更高。
当源阻抗kΩ kΩ 在50 μ A至100 μ A之间时,是否有任何数据或理论值指示影响?
我很高兴在图59和60中有水平轴高达100 kΩ 的数据。
您能否告诉我们,该公式表示微型计算机指示4ch的A/D转换以接收结果所需的时间?
此致,
Tomoaki Yoshida
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好,
我们的客户正在考虑使用10位分辨率的4通道ADC。
在数据表中,如果源阻抗较大, 则会降低准确度。
在最坏的情况下,其使用情况会使源阻抗达到50 kΩ 或更高。
当源阻抗kΩ kΩ 在50 μ A至100 μ A之间时,是否有任何数据或理论值指示影响?
我很高兴在图59和60中有水平轴高达100 kΩ 的数据。
您能否告诉我们,该公式表示微型计算机指示4ch的A/D转换以接收结果所需的时间?
此致,
Tomoaki Yoshida
Tomoaki San
到目前为止,我们还没有输入 源阻抗超过50k欧姆的ADC性能测试结果。
解决因输入源阻抗较高而导致性能下降的一些方法是
1.降低ADC的采样速度
您能告诉我客户希望使用此设备的采样速度是多少吗? 如果采样速度 大大低于100ksps,则与较高的采样速度相比,性能降级相对较低。
2.在MXO和AINP引脚之间添加缓冲放大器
请参阅9.2 2部分,它说明了在MXO和AINP之间添加缓冲放大器如何帮助解决问题。 您可以建议客户在其设计中实施类似的体系结构
如果您可以告诉我客户操作此设备的采样速度,最大输入信号摆动,精确的输入阻尼值,那么我可以帮助您在MXO和AINP引脚之间使用合适的运算放大器。
图47突出显示了10位设备的时序图。 这可用于计算一个ADC转换周期的时间。 您需要知道在这种情况下使用的时钟频率是多少
谢谢,顺祝商祺
Abhijeet