[参考译文] ADC12DJ3200：需要有关速度的信息

admin

Other Parts Discussed in Thread: ADC12DJ3200, ADC12DJ3200EVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/635117/adc12dj3200-need-information-about-the-speed

部件号：ADC12DJ3200
主题中讨论的其他部件：， TSW14J56EVM， LMK0.4828万

大家好，

我对ADC12DJ3200感兴趣，但需要知道如果在6.4 GSPS中用作一个通道，这种速度是实时还是内插？我需要对高速时的L波段信号950 - 1950 MHz进行采样，并想知道这张卡是否可以。

非常感谢，

Amin

8 年多前

0 admin 8 年多前

TI__Guru**** 2587345 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Amin

输出数据流不会以任何方式进行小数或子采样。

在6.4 GSPS条件下，Nyquist带宽为3.2 GHz。

此致，

Jim B

0 admin 8 年多前

TI__Guru**** 2587345 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Jim：

我明白了。我只是担心不会出现任何阶段延迟。我有兴趣了解进来的多通道信号的相位差异。此外，如果我使用ADC卡的一个通道，是否可以同步多个ADC卡？

此致，

Amin

0 admin 8 年多前

TI__Guru**** 2587345 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Amin

可以同步多个具有低偏斜的ADC12DJ3200EVM板，但要同步，需要为两个板提供相位校准参考时钟，并提供捕获数据的其他触发模式。这样做的最佳方法是设计一个具有通用时钟系统的新主板，驱动连接到单个FPGA数据接收器的多个ADC设备。

下面链接中提供的TI设计显示了以同步方式同步ADC EVM的时钟2的一个示例：

http://www.ti.com/tool/TIDA-0.1021万

此致，

Jim B

0 admin 8 年多前

TI__Guru**** 2587345 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Jim：

据我所知，计时参考评估板不是销售的，是否有其他可随时执行此工作的评估板？假设4通道解决方案，我需要x2 ADC12DJ3200EVM，x2 TSW14J56EVM和x1时钟参考板。此设置是否需要任何其他功能来同时同步采样和采集来自所有4个通道的数据？

谢谢！

Amin

0 admin 8 年多前

TI__Guru**** 2587345 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Amin
这应该是您所需要的硬件。
您将需要修改EVM时钟配置，并修改某些组件和寄存器设置，以获得ADC之间的相位匹配。使用标准EVM将导致ADC时钟速率的上限略低于3.2 GHz。您将需要使用LMK0.4828万作为ADC时钟源，它的PLL VCO上限为3080 MHz。

ADC12DJ3200EVM+TSW14J56EVM组合在最大JESD204B数据速率方面有限制，大约为10.8 Gbit/秒这会将12位操作模式(JMODE0，JMODE2)中的最大ADC时钟速率限制为2.7 GHz时钟速率。这与LMK0.4828万 VCO的限制相结合，将此同步配置的最大实际时钟频率设置为约为2.5 或2.6 GHz。

此致，
Jim B

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] ADC12DJ3200：需要有关速度的信息