主题中讨论的其他部件: DAC3154
您好,
我正在尝试使用DAC3164的IO测试功能来验证FPGA的数字接口是否正常工作。 我阅读了此 线程,它提供了一些有关使用IO测试功能的信息,但我需要一些其他信息。
在双通道DDR模式中使用数字接口时,SIF寄存器中的iotest_pattern0-7字段如何用于IO测试? 与通道A和通道B相比,iotest_pattern0-7中的所有模式是否都是? 或者,有些模式仅与通道A进行比较,有些模式仅与通道B进行比较?
谢谢!
罗伊斯
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好,
我正在尝试使用DAC3164的IO测试功能来验证FPGA的数字接口是否正常工作。 我阅读了此 线程,它提供了一些有关使用IO测试功能的信息,但我需要一些其他信息。
在双通道DDR模式中使用数字接口时,SIF寄存器中的iotest_pattern0-7字段如何用于IO测试? 与通道A和通道B相比,iotest_pattern0-7中的所有模式是否都是? 或者,有些模式仅与通道A进行比较,有些模式仅与通道B进行比较?
谢谢!
罗伊斯
您好,Royce,
在您指向的主题中,包含一个Power Point,帮助描述如何格式化输入模式文件以同时处理两个通道。
e2e.ti.com/.../4540.DAC3174-Pattern-Test-Feature.pptx</s>3174
如果您阅读最后一张幻灯片中的备注,其中提到(输入数据模式文件的)第一列将映射到通道A,第二列将映射到通道B
此外,根据数据时钟,无论您是在SDR还是DDR中操作,都不应影响模式测试的操作,因为DAC是一个使用去交错功能从输入数据模式中断开通道A/B的单一样本总线设备。 模式测试要求输入模式的样本0与同步的上升沿对齐,但不要求数据时钟。 从下面所示的数据表示意图中,您可以看到在去交错之前发生了模式测试。
此致,
丹
Dan,您好!
我使用名为 WaveDrom的免费工具创建了计时图,下面是JSON。 图中是否正确描述了应如何应用测试图案?
{ 标题:{文本:"DAC3164 IO测试模式计时-双通道DDR模式"}, 信号:[ {name:'datacLKP/N',wave:'N....',period:2 }, {name:'sYNC',wave:'01xxxxxx01x',period:1,phase:1}, {name:'data[11:0]',wave:'=========== ',相位:1,数据:['PATT_7','PATT_0','PATT_1','PATT_2', 'Patt_3','PATT_4','PATT_5','PATT_6','PATT_7', 'Patt_0',},] , 配置:{ hscale:2}
谢谢!
罗伊斯