This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/640654/dac3151-dacclk
你(们)好
对于DAC3151，请在以下问题上提供帮助。 谢谢！
数据CLK和DAC CLK的关系是什么？ 如果数据速率为400MHz，那么数据CLK和DAC CLK都是400MHz？
数据CLK和DAC CLK是否必须来自相同的clk源？
3.客户倾向于从FPGA提供DAC CLK。 是否正常？
FPGA CLK输出是LVDS，但DAC CLK需要LVPECL。 是否正常？
此致
David
你好，Jim
感谢您对问题3和问题4的回答。 以下问题如何？ 非常感谢！
你好，David
DACCLK以DAC的输出采样速率工作。 如数据表所示，此时钟应由CDCE6.2005万或LMK048xx等低抖动源创建。 此同一时钟设备将向FPGA发送时钟，以用于创建数据和DATACLK计时。
DATACLK是与FPGA发送的DAC数据同步的SDR (单数据速率)。 请参见DAC3151数据表的图1。 由于时钟模式为SDR，因此DATACLK和DACCLK频率将相同。 此时钟相对于数据的计时至关重要，因此二者都应由FPGA生成。
此致，
Jim B
David，
您提到的其他两个板将不起作用。 您唯一的其他选择是低成本TSW1406EVM。
Jim
