[参考译文] DAC3151：DACCLK

admin

Guru**** 1262860 points

Other Parts Discussed in Thread: DAC3151

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/640654/dac3151-dacclk

部件号：DAC3151
主题中讨论的其他部件： CDCE6.2005万

你(们)好

对于DAC3151，请在以下问题上提供帮助。谢谢！

数据CLK和DAC CLK的关系是什么？如果数据速率为400MHz，那么数据CLK和DAC CLK都是400MHz？

数据CLK和DAC CLK是否必须来自相同的clk源？

3.客户倾向于从FPGA提供DAC CLK。是否正常？

FPGA CLK输出是LVDS，但DAC CLK需要LVPECL。是否正常？

此致

David

6 年多前

0 admin 6 年多前

TI__Guru**** 1262860 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好，David
DATACLK应该是FPGA提供的LVDS时钟，以便将数据锁定到DAC。
DACCLK必须是低抖动高转换率时钟。它用于创建DAC输出信号，因此，如果需要高质量的DAC输出信号，抖动非常重要。此要求意味着不应使用FPGA创建此时钟。
此致，
Jim B

0 admin 6 年多前

TI__Guru**** 1262860 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好，Jim

感谢您对问题3和问题4的回答。以下问题如何？非常感谢！

数据CLK和DAC CLK的关系是什么？如果数据速率为400MHz，那么数据CLK和DAC CLK都是400MHz？

数据CLK和DAC CLK是否必须来自相同的clk源？

此致

David

0 admin 6 年多前

TI__Guru**** 1262860 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好，David

DACCLK以DAC的输出采样速率工作。如数据表所示，此时钟应由CDCE6.2005万或LMK048xx等低抖动源创建。此同一时钟设备将向FPGA发送时钟，以用于创建数据和DATACLK计时。

DATACLK是与FPGA发送的DAC数据同步的SDR (单数据速率)。请参见DAC3151数据表的图1。由于时钟模式为SDR，因此DATACLK和DACCLK频率将相同。此时钟相对于数据的计时至关重要，因此二者都应由FPGA生成。

此致，

Jim B

0 admin 6 年多前

TI__Guru**** 1262860 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好，Jim

DAC3151用户指南显示了DAC3151对和TSW1400进行测试。我现在没有TSW1400。是否可以使用TSW14J56，TSW1266或其它任何部件进行更换？非常感谢！

此致
David

0 admin 6 年多前

TI__Guru**** 1262860 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

David，

您提到的其他两个板将不起作用。您唯一的其他选择是低成本TSW1406EVM。

此致，

Jim

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] DAC3151：DACCLK