[参考译文] ADS42JB69EVM：DCLK4的相位噪声非常大

admin

Other Parts Discussed in Thread: ADS42JB69, DAC38J84

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/640736/ads42jb69evm-the-phase-noise-of-dclk4-is-very-pool

部件号：ADS42JB69EVM
主题中讨论的其他部件：LMK0.4828万， ADS42JB69， DAC38J84

你好，Jim

我今天测试了这块板，通电后，dclk4输出频率信号，但相位噪声非常差(约-75dBc/Hz@1KHz)，连接USB，然后通过GUI设置dclk4后，频率可以更改，但相位噪声仍然非常大，我认为dclk4的抖动远远超过LMK0.4828万数据表中的技术规格，原因是什么？

7 年多前

0 admin 7 年多前

TI__Guru**** 1821780 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Weihua

默认情况下，包含DCLKOUT4的时钟组已关闭。您正在测量的音调必须来自另一个信号的串扰，这就是明显噪音如此高的原因。

要在此输出上获得良好的信号，请先启动EVM，然后配置其中一个提供的设置文件。

然后对CLKout 4和5部分中的LMK0.4828万时钟输出子选项卡进行以下更改：

将DCLK类型更改为LVPECL 2000 mV
选中“输出驱动器级别”框
选中“Input Drive Level (输入驱动器级别)”框
选中SDCLKout _PD框
选中DCLKout _Hsg_PD框
选中DCLKOUT ADLYG_PD框
选中DCLKout ADLY_PD框
单击CLKout 4和5 Group Powerdown右侧的复选框以取消选中此框

进行更改后，GUI应如下所示。

此致，

Jim B

0 admin 7 年多前

TI__Guru**** 1821780 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

这很有用！

但是Win10系统下有问题，GUI无法正常工作，我测试了两个EVM板，DAC38J84的GUI正常，但ADS42JB69的GUI错误。我是否必须更改为Win7系统？

0 admin 7 年多前

TI__Guru**** 1821780 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您能描述一下Win10中ADS42JB69 GUI发生了什么变化吗？

在安装或使用过程中是否收到错误消息？

请收集一些正在发生的情况的快照并将其附加到Word或类似文档中，以便我们可以尝试了解问题并帮助解决问题。

如果单击响应窗口右下角的链接，它将提供更多选项，包括用于附加图像或文件的图标。

此致，

Jim B

0 admin 7 年多前

TI__Guru**** 1821780 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我没有加载配置，因此我认为PLL未锁定。
今天我加载了配置文件，相位噪声约为-123dBC/Hz@1KHz，这个结果还可以，谢谢你，吉姆！！！

0 admin 7 年多前

TI__Guru**** 1821780 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你(们)好
我认为LMK0.4828万应该能够在最佳设置下实现稍好的相位噪声性能。 LMK0.4828万数据表的图6和图7显示了1kHz偏移时的性能约为-126至-127 dBc/Hz。
如果您需要进一步的改进，我建议您专门发布一个有关LMK0.4828万的新问题，以便该设备的专家可以提供帮助。
此致，
Jim B

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] ADS42JB69EVM：DCLK4的相位噪声非常大