• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 1 订户
  • 视图 685 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC08D500：用于延迟时间测量时出现问题

admin
Guru**** 2512775 points
Other Parts Discussed in Thread: ADC08D500

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/638118/adc08d500-problem-while-using-for-delay-time-measurement

部件号：ADC08D500

使用ADC08D500对模拟信号进行采样时出现问题。 将DES模式设置为操作模式和1Gsps采样率，并使用FPGA获取ADC数据。该电路用于测量信号延迟。

ADC输出时钟为250MHz并连接到FPGA。 使用FPGA内部PLL延迟时钟 相位0，9018.027万 度和获取四个时钟，这些时钟为计数器提供。最后，将四个计数器的值作为延迟时间的结果相加。

如果延迟为100ns，则测量结果为90ns，

如果延迟为200ns，则测量结果为200ns

如果延迟为300ns，则测量结果为305ns

请帮助分析原因，非常感谢！

  • 0
    TI__Guru**** 2512775 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    肖恩您好

    我认为我不能完全理解您是如何处理ADC数据的，以及您正在测量什么来确定延迟值。

    ADC将在4条数据总线上输出数据。 单个DCLK输出用于将此数据捕获到FPGA中。 使用500 MHz输入时钟时，DES模式下的采样速率为1 GSPS。 4路输出数据总线以250MSPS更新，因此每4ns就会将4个新数据值捕获到FPGA中。 在100 ns中，将输出100/4=25组，每组4个样本。

    延迟测量中的明显错误是否与样本以4组采集到FPGA中有关？

    请提供更多详细信息，确切说明ADC的行为方式与您预期的不同。 提供包含ADC数据的文本文件可能会很有用。 如果您可以将数据组织为4列，那么来自DQd，DID，DQ，DI的值通常位于最容易分析的每列中。

    此致，

    Jim B

  • 0
    TI__Guru**** 2512775 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我使用两个脉冲信号进行测试，其中一个用于启动计数器，另一个用于输入ADC (ADC08D500)。 当ADC输出输入ADC的脉冲的最大值时，计数器输出一个值。 该值是两个信号之间的'延迟'值。 两个脉冲之间的间隔可以调整。  调整不同两个脉冲之间的间隔，以便计数器获得不同的值。

  • 0
    TI__Guru**** 2512775 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    肖恩您好
    感谢您提供更多详细信息。
    因此，当从ADC收到的4个样本组包括模拟脉冲波形的峰值时，您将停止计数器。 根据这4个样本中的哪一个包含最大值，计数器结果需要偏移一些量。 您的FPGA每4 ns就会收到4个以1 GSPS捕获的样品。 因此，可以在偏移0，1，2或3 ns时捕获峰值样本。 您是否在计数器总计算法中包含该偏移？
    此致，
    Jim B
  • 0
    TI__Guru**** 2512775 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你好，Jim B
    我使用CHIP ADC08D500采样信号，并将DES模式设置为操作模式和1Gsps采样率。 我使用频率为250MHz的芯片ADC08D500的输出时钟输入输出频率为50MHz的PLL (锁相环) IP核心。 然后，我使用示波器测量50MHz。 但是，在大约51MHz时钟波动时测得的示波器对于50MHz不是至关重要的。 这种现象表明芯片ADC08D500的输出时钟不准确。 为什么？ 切屑校准是否有问题？
  • 0
    TI__Guru**** 2512775 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(们)好

    应用到ADC08D500的CLK+/CLK-差分时钟信号的振幅是多少？ 它是否符合数据表第11页的"转换器电气特性"表的时钟输入特性部分中列出的要求？

    CLK+/-信号是否与ADC耦合以实现正确的共模？

    ADC电源是否在额定公差范围内？

    您能否共享显示所有ADC连接的示意图？

    输出DCLK只是CLK/2，因此只有在输入时钟不正确或ADC未正确供电或配置时才会不准确。 DCLK输出不依赖于ADC校准过程，只是在进行校准时，输出DCLK被静音。

    此致，

    Jim B

  • 0
    TI__Guru**** 2512775 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你(们)好
    在DES模式下使用ADC08D500时还有一个注意事项。
    当设备处于DES模式时，不应启动校准过程。 首先，应将模式更改为非DES模式，应启动校准，校准完成后，设备可返回DES模式。
    请参阅ADC08D500数据表的"命令校准"部分。
    此致，
    Jim B