This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC3171:DAC3171

Guru**** 2595805 points
Other Parts Discussed in Thread: DAC3171, DAC3171EVM

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/650603/dac3171-dac3171

部件号:DAC3171

您好!

 我的问题是DAC3171 模拟输出 伪信号非常差。 我使用DDR-7位模式 DAC_CLK=216MHz, DATA_CLK=216MHz,FPGA提供8MHz DDS正弦波;

 我 的注册信息如下:

00:06EC 01:403E 02:3F80 03:0001 04:0000   05:0000  06:0000 07:FFFF 08:6000 09:8000 ;

 频谱是跟随的

现在 我发现 reg05的状态不正确,dataclk和fifo不正确,但 输出模拟是正确的。  读取reg 0x05:3F40

任何人 都能帮我吗?  谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,CoolDog,

    我们将进一步了解您的问题,并尽快与您联系。

    您使用的是DAC3171EVM还是自定义设计?

    此致,

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    不是EVM,,但它们是相同的sch!
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,CoolDog,

    乍一看,它看起来像是设置和保持计时问题。 请确保您的DATACLK和数据符合数据表第11页和第12页所述的设置和保持时间安排。

    此致,
    Neeraj
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    我使用reg03进行遍历,但输出相同。我感觉fifo问题。禁用或启用fifo时输出相同。我无法理解。谢谢您的回复。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你好,CoolDog
    您的DAC3171设计在这个问题上是否取得了任何进展?
    此致,
    Jim B
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,CoolDog

    您是否解决了虚假响应问题?

    我再次查看了您的信息,注意到您使用的原理图与DAC3171EVM类似,但使用的是7位模式的DAC。

    在该模式下启用时,FIFO输入时钟位于引脚6和7上(请参阅DAC3171数据表第8和9页)。

    如果您没有将216 MHz DATA_CLK信号应用到那些可以解释您所看到的错误标志和性能问题的针脚。

    此致,

    Jim B