[参考译文] ADC12D1620QML-SP：推荐的采样时钟

admin

Other Parts Discussed in Thread: CDCM7005-SP

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/649194/adc12d1620qml-sp-recommended-sample-clock

部件号：ADC12D1620QML-SP
主题中讨论的其他部件：CDCM7005-SP

我们正在为ADC12D1620QML器件设计采样时钟电路，并希望将电路电路板安装在电路板上。在我们的旅行中，我们已经意识到(通过应用说明和实验室测试) ADC对与采样时钟输入相关的抖动(又称相位噪声)和谐波都很敏感。

对于飞行设备，是否有提供样本时钟的首选方式？我们正在使用基于PLL的解决方案与基于抖动消除器的解决方案进行交换。是否有推荐的部件/拓扑？

8 年多前

0 admin 8 年多前

TI__Guru**** 2589280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

John，

我们正在研究这一问题。

此致，

Jim

0 admin 8 年多前

TI__Guru**** 2589280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，John
推荐的飞行额定时钟设备包括CDCM7005-SP以及适当的VCO或VCXO。
应使用LVPECL模式输出，并将150欧姆端接至接地(参见CDCM7005-SP数据表中的图16)。
差分信号随后应与具有内置直流偏置和端接的ADC CLK+/-输入进行交流耦合。此ADC不需要图26中所示的83欧姆/130欧姆终端。
此致，
Jim B

0 admin 8 年多前

TI__Guru**** 2589280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，Jim：

感谢您的回复。我们过去曾将此解决方案用于其他飞行应用，并对这条线路感到满意。

对于此特定的ADC应用，我们通过实验室测试和已发布的TI应用注释发现，ADC频谱对输入采样时钟上的谐波非常敏感。我们具有宽带应用，需要了解由于采样时钟而产生的任何固定频率脉冲。缓解这种情况的一种方法是为采样时钟提供带通滤波器，以降低谐波。我倾向于认为，如果我们希望使用快速边缘来最大程度地减少光圈抖动，那么在使用抖动消除器解决方案(如CDCM7005-SP)时，不建议使用这种方法。带通滤波器实际上会降低时钟边缘的速度，使其更加正弦。

这里有一个折价点；是否最好使用具有快速时钟边缘的抖动消除器，而不是引入固定频率脉冲？或者，以增加光圈抖动为代价，使用具有适当滤波的干净正弦输入是否更好？

我相信这里还有其他的考虑因素。如果TI在此提供任何其他意见或想法，我将不胜感激。

参考TI应用手册：Plisch，Marjorie，“Maximizing SFDR Performance in the GSPS ADC：Spur Sources and Methods of Mitigation”，Texas Instruments，SLAA61.7201万3年12月。

此致，

John

0 admin 8 年多前

TI__Guru**** 2589280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，John

我们在商业应用中使用具有LVPECL类型输出的其他抖动消除器类型器件来对类似ADC进行时钟处理，取得了良好的效果。高转换率非正弦时钟信号不会导致ADC性能出现问题。

务必确保时钟信号与电源，接地或模拟输入信号之间没有耦合，以保持良好的性能。

此致，

Jim B

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] ADC12D1620QML-SP：推荐的采样时钟