请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：ADS4249 主题中讨论的其他部件： CDCE7.201万
我正在设计一款连接到Xilinx FPGA的ADS4249新主板。
FPGA正在将时钟发送到ADS4249，并且ADS4249生成了时钟输入，用于对输出数据进行采样。
我注意到您在ADS4249评估板中添加了CDCE7.201万时钟稳定器。 对于由FPGA内部的内部PLL生成采样时钟的应用，是否有必要这样做？
使用时钟稳定器的标准是什么？
