尊敬的先生/女士:
我的客户在按照以下步骤测试ADC12D1600CCMLS时遇到问题:
当他们在较高频率和时钟频率≥800MHz下测试此部件时,是否会有较大的振幅衰减?
此致,
公里
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的先生/女士:
我的客户在按照以下步骤测试ADC12D1600CCMLS时遇到问题:
当他们在较高频率和时钟频率≥800MHz下测试此部件时,是否会有较大的振幅衰减?
此致,
公里
您好,Jim:
我们的时钟频率采样为320MHz,我们将设备配置为非LSPSM模式和非DES模式
您好,KPK
对于320 MHz的时钟频率,我建议使用LSPSM模式,以获得最佳性能和最低功耗。 非LSPSM应该工作正常,但在相同时钟速率下,SFDR性能会稍差,功耗会更高。
对于非DES模式,插入损耗在100 MHz和1200 MHz之间不会有很大变化,如数据表所示。 如果差异很大,可能是由于其他输入信号路径组件,平衡变压器等原因造成的
使用的模式(LSPSM与非LSPSM之间)应更改插入损耗或有效的满刻度输入振幅。 这些模式之间还有其他差异(输出数据时钟等),可能会导致其他问题,这些问题似乎会影响振幅。 确认数据捕获正确的一种方法是使用测试模式输出模式验证接收的模式是否与数据表中显示的模式匹配。
您能否提供直至ADC输入和所有ADC I/O的输入信号路径示意图?
请提供所有控制引脚的逻辑状态,如果使用扩展控制模式,请发送加载到所有寄存器的配置设置。
希望一些附加信息将帮助我们了解和解决导致意外行为的问题。
此致,
Jim B