This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TSW30SH84EVM:TSW30SH84EVM PLL设置

Guru**** 2589280 points
Other Parts Discussed in Thread: DAC34SH84

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/653598/tsw30sh84evm-tsw30sh84evm-pll-settings

部件号:TSW30SH84EVM
主题中讨论的其他部件: TSW1400EVMDAC34SH84LMK0.4808万

您好,

我目前正在尝试使用TSW30SH84EVM上的PLL设置来控制DAC时钟频率,并且在参考手册中的示例中遇到了问题。 我想知道是否可以收到一些指导,以便在TSW308x GUI中使用此设置来控制高速数据转换器Pro中的DAC时钟频率和数据速率? 即使它只是一个使用PLL设置来设置DAC时钟频率的配置文件,也会非常有用。 我还想知道是否可以使用此PLL设置来设置我选择的任何数据速率,以便与TSW1400EVM配合使用?  

谢谢!  

Joshua Johnson  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    你好Joshua,
    我已将您的问题发送给熟悉DAC34SH84 (TSW30SH84EVM上的DAC)的工程师
    此致,
    Brian
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Josh,您好!

    我今天在实验室里研究一下这个问题,并在一天结束前向您提供更新。

    谢谢

    优素福

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Josh,您好!   

    在运行TSW30SH84EVM时,有几种不同的PLL模式可用于为DAC34SH84计时。 调整Fdac取决于您使用的模式。 您是否知道您尝试的操作模式?

     对于默认模式,TSW30SH84EVM 使用单环路操作模式。 此模式仅使用LMK0.4808万B的PLL (PLL2)之一,参考频率由10MHz振荡器提供。

    对于此模式,更改DAC时钟频率需要计算以下PLL2分频值;

    R =自由分压器

    N =反馈分配器

    VCO N = VCO分压器

    预分压器。   

    我将向您介绍一个示例。  

    如果我要调整PLL2设置以输出1474.56M的Fdac。 首先,我需要找到LMK设备的VCO调谐范围。 LMK0.4808万的调谐范围为2750M至3072M。 接下来,我需要找到一个常量数字( VCO N),例如Fdac * VCO N = Fvco。 Fvco是调谐范围内的任何频率。  

    对于VCO N =2,Fdac为1474.56M,我得出Fvco为2949.12M。  

    接下来,我需要查找R,N和Prescaler的值。 参考输入频率设置为10MHz,所需的PFD频率为80kHz。 R除法器需要设置为125才能满足关系PFD = Fref/R  

    接下来确定预分压器。 预计算器将Fvco除以其值,并将商输出到N分压器块。 N由PFD =(Fvco/prescaler)/N确定  

    因此,Fvco为2949.12MHz,预校准值为8,PFD值为80kHz。 n派生为4608。  

    此处是GUI的一个片段,其中已突出显示计算的变量。 CLK4下的分压器是VCO N分压器值。  

    输入PLL寄存器值时,请确保选择以下选项。  

    此外,下面是带有上述示例标签的PLL2的可视化信息。 我还为我们所介绍的示例提供了一个配置文件。 e2e.ti.com/.../DAC34SH84_5F00_1474p58MHz_5F00_2xINT_5F00_NCO_5F00_0MHz_5F00_dual_5F00_sync_5F00_source_5F00_mode.txt

    确保在 HSDC pro中为配置文件设置了数据速率737.28M,该配置文件使用2x内插。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Yusuf,  

    非常感谢,这非常有帮助,但我一直在尝试这种方法,您正在使用这种方法在高速数据转换器(DAC频率为1000MHz)上实现500 Mbps,并且无法在我的频谱分析仪上获得正确的显示。 我没有一种特定的方法可用于PLL,我只想在不使用任何外部时钟的情况下实现我选择的任何数据速率。 这是一个很好的方法,对我来说很有意义,但是你认为你可以给我一个例子,告诉我如何在高速数据转换器上设置1000 MHz的DAC频率,2x的插值和500 Mbps的数据速率?  

    谢谢!  

    Joshua Johnson  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    当然没问题。

    Fdac = 1G

    interp = x2

    数据速率=500m  

    首先,让我们进行一些数学计算,以计算我们的除法值。  

    VCO仅输出2750M -3072M范围内的频率。 VCO输出的信号需要被某个数字"VCO_DIV"除以,以创建所需的Fdac信号。

    我选择3G的VCO频率(Fvco)。 现在我需要找到以下分隔符变量:VCO_DIV,Prescaler,N和R  

    要查找VCO_DIV,请使用以下逻辑。  Fdac = Fvco/ VCO_DIV;遵循此逻辑,VCO_DIV = 3。  

    接下来选择一个预分数值。这可能是相当任意的。 预分频器将Fvco除以常量值(2-8),并将结果输出到N分压器块。 我选择了一个预分数值8。 因此,离开预分压器块并进入N分压器块的信号为Fvco/8 = 375k。  

    现在为R和N分禾器选择一个值。 如果所需的PFD为100k,则我的N分频器的值为3750而我的R分频器的值为100k,因为参考信号是由10MHz晶体内部提供的。  

    现在,确定FPGA输入1和2 (CLK8/9) 和OSTR (CLK2)时钟的分频器值将使用用户指南中记录的关系。  

    CLK8/9除法器值= VCO_DIV*插值*4=24

    CLK2/3除法器值= VCO_DIV*插值*8=48

    好的,现在您已拥有所需配置所需的所有值。  

    现在,启动GUI并加载我在之前的POST中发送的配置文件。 我们将验证或更改以下设置。  

    首先检查并确保通过进入输入选项卡禁用DAC上的PLL。  

    。  

    接下来,确保在数字选项卡下设置正确的插值,在这种情况下为x2。

    ....

    接下来转到LMK控制选项卡,确保在下拉选项卡上选择PLL2,内部VCO选项。  

    完成此操作后,您可以输入我们已找到的所有分隔符值。  

    插入我们之前找到的值。

    请注意,"CLK4 & CLK5"除法器为VCO_DIV  

    输入适当的值后,单击  页面顶部的全部发送按钮。 您可以通过检查 LED D7是否亮起来验证PLL是否已锁定。  

    现在打开HSDC pro并选择正确的设备。将数据速率设置为500MSPS。 以5MHz频率生成提示音,然后按发送。  

    将射频输出SMA连接到 频谱分析仪,查看您获得的信息。  

    我正在使用1GHz LO,所以我希望看到1005MHz的信号。 这就是我得到的。  

    您可以通过将频谱分析仪连接到CLKOUT3 SMA端口(J2或J3)来验证VCO是否输出3G。  

    希望这有所帮助。