请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：ADC08D1520 我们有一个测试设置，ADC08D1520位于主板上，ADC输入时钟源(CLK+/-)位于子板上。 在我们的测试中，我们发现当移除此ADC输入时钟源时，我们仍然可以成功读取测试模式，并且我们的FPGA可以锁定ADC输出时钟。 这似乎意味着ADC正在生成自己的输出时钟。
ADC08D1520能否生成自己的输出时钟？ 我们在数据表中找不到任何关于此功能的内容。 如果它可以生成自己的输出时钟，什么决定了它是打开还是关闭的？
如果它不能生成自己的时钟，那么如果输入时钟引脚保持浮动，我们是否应该看到测试模式？
谢谢。
