This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/597760/dac714-sampling-up-date-rate-times
您好，
请让我提出一些基本问题。
根据ESP的信息，DAC714的MSPS被描述为0.086MSPS。 请告诉我如何计算此值。
※如果CLK终端的输入时钟频率是多少，它是否为0.086MSPS？
此致
Cafain，
数据表第4页上的计时规范表指示数据时钟周期的最小值为100ns或10MHz。 接口需要16位才能传输有效数据，并且在发出时钟之前，A0的下降边缘有50ns的设置时间，因此有效帧总共需要16*100ns + 50ns =1650ns，或大约600kHz的时间。 我不确定您所指的价值来自何处。
从模拟角度看，设备具有针对各种条件指定的稳定时间，最佳情况是1 LSB步进大小和4US稳定时间， 或250kHz的周期-因此，在输出方面，模拟输出最终将成为更新速率的瓶颈。
