在我的ADC项目中- adc12d1800，双通道采样，Q路正常，I 路异常。
特异性的异常现象如下：噪声试验，XilinX-ISE-Chipscope的观测，DI和不重叠。 多次重置不稳定的位置。
这种现象在一段时间后的工作中出现。
图1是正常现象
图2和3 是异常现象（蓝DI；绿DID；红DQ和DQD）
造成这种现象的原因是什么？ 感谢您的帮助！
亲爱的Jim B
感谢您的帮助！ 很抱歉，我们仍然没有解决问题。
首先，我 过去使用的测试模式，没有问题。
其次， 指令控制校准 是在 ADC时钟和电源完全稳定后运行的。根据数据表建议，在ADC的PLL时钟锁定后，我在 校准前添加了近20秒的延迟，在此期间不执行任何操作，问题仍然存在。此外，我可以从 低到高捕获信号“CalRun”。
另一个ADC板中的FPGA程序未出现此问题。
你有什么建议吗？谢谢！
你(们)好
我们有六块板，设计相同，程序相同，第一次都是正常的，一个月后，只有一个不正常的。
1.我可以确认ADC的所有电源电压都是正确的。我将它与电路板进行了比较。
2.按照你们的建议，我修改了程序。在PLL时钟锁定后，ADC进入 异常模式，然后大约20秒，启用测试模式。 现象是测试模式正确。
图1是 测试模式下ADC的每个输出端口上的异常主板十六进制原始数据。
图2是标准 模式下ADC的每个输出端口上的异常板的十六进制噪声原始数据。
图3是 标准 模式下ADC的每个输出端口上十六进制噪声的电路板原始数据。
4.图4是注册列表。
感谢您的帮助！
梁先生
