请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC12DJ3200 主题中讨论的其他器件： LMX2582
您好 E2E 团队、
我在模块中使用的是 ADC ADC12DJ3200。
我将通过 LMX2582 RFPLL 提供与 EVM 相同的3.2GHz 时钟信号。
当未给出输入时、我将获得-150.8dBFS/Hz 的 NSD、而不是数据表值-151.8dBFS。
根据数据表、LMX2582在3.2GHz 时的本底噪声为-156dBC/Hz、小于 ADC NSD。
当我提供-1dBFs 输入功率和4997MHz 输入频率时、我得到的 NSD 为-141.6dBFS/Hz、SNR 为49.6dBFs
数据表中的 SNR 在4997MHz 时为52.6dBFS。
本底噪声从-150.8下降到-141.6 dBFS/Hz 的原因是什么？ 这是因为时钟还是其他原因？ 哪个时钟参数会降低 ADC 的 NSD？
如何从理论上计算本底噪声降级？ 请提供任何应用手册(如果有)
谢谢、
Sakthi
