你(们)好
我们在运行 DAC39J84的一些硬件上看到了一些奇怪的行为。
问题
我们在 FPGA 上生成从直流到300MHz 的一系列正弦波、DAC39J84的输出电平大约为满量程的90%。 这通过 JESD204b 传输到 DAC、我们将运行2倍的内插速率以生成2.5GSPS 输出样本。 在大多数已经构建的单元上、我们能够在90%满量程时可靠地生成直流至300MHz 的正弦波、而不会出现任何问题。 但是、在多个器件上、我们观察到信号在特定频率下下降到~0 *(请参阅底部的编辑)、这在故障器件之间有所不同(已将压降频率视为230-295MHz)。 在频率扫描中、这显示为下图。
CHA/CHB 和 CHC/CHD 中同时出现信号压降、并且行为不同。 例如、在上图中、只有 CHC/D 会丢失信号。 更令人困惑的是、信号压降频率随振幅的函数而变化：在较低的振幅下、该截止频率被推高。
最后、这种行为并不总是存在的：器件上电可使问题消失、并且所有通道上都能正确生成正弦波。 它似乎与温度无关、并且在下电上电时是否存在问题似乎是随机的。 在问题出现时对 DAC 和时钟进行重新编程无法解决问题-只有重启才能解决问题。
我们的 DAC 设置为：
调试
我已完成以下测试：
| 测试 | 结论 |
| 将输入设置为常数0、并打开 NCO 以生成正弦波。 将所有通道上的正弦波振幅和频率设置为高于截止频率、我可以确认信号是否存在。 | 似乎不是 NCO 下游的问题 |
| 禁用 NCO 后、以镂空频率生成信号、然后降低输入振幅、直到正弦波再次出现。 然后在 DAC39J84中使用数字增益将信号振幅提高到原始电平。 信号不会因此而被切断 | 问题不是增益块的下游 |
| 监控发送端和接收端的 JESD 链路是否存在错误、同时关闭所有掩码。 无法观察到任何 JESD 链路或时钟错误 | JESD 链路中似乎没有出现问题 |
|
在镂空频率(290MHz/90% FS 振幅)下生成相同的波形、并通过 JESD 进行传输。 在默认配置下、两个通道正常工作、两个通道不工作(如上图所示)。 使用"ap JESD Output to dig Input"块：将"gon"通道 JESD 信号连接到"Bad"通道数字输出。 错误仍然存在 |
问题似乎出现在 JESD 输出到 DIG 输入多路复用器处或之后 |
|
使用"MAP DIG 输出到 DAC 输入"块将"良好"数据连接到"不良"通道、信号看起来良好。 将"坏"数据连接到"正常"通道、信号看起来很差。 表示 DAC 输出电路正在工作、问题似乎在 DAC 输出之前出现。 |
DAC 输出正在工作 |
当前状态
我的电流猜测是在数字数据中的 NCO/混频器块之前出现了一个问题、但我看不到发送到 DAC 的 JESD 数据中有任何问题、因此我认为它必须发生在 DAC 中的下面的圆框内。 我不明白为什么：
如果部件出现故障、似乎只是偶然发现了这一点、这对我们来说是一个问题。
感谢您的任何帮助。
编辑
有时、信号不会降至零、而是显示为：
发生这种情况时、我无法看到任何警报或 JESD 链路错误。
你好、Jim
感谢重播。
我们相信 SYSREF 采样正确、我们以39.0625MHz 的频率运行 SYSREF、数据速率为1250Mbps、输出采样速率为2500MHz。 我们的 SYSREF 是连续的、我认为它满足所有摆幅和共模要求。
我们使用的 K 值为32、但根据数据表、这似乎是无效的。 但是、使用值31不会产生任何影响
3、RBD 是18，我没有尝试其他值
4、我们还没有尝试过，我将研究这是否是一种选择
我无法提供原理图、但我可以用寄存器设置向您发送消息
6.是的
7、是的、TRSTB 保持低电平-电平转换器(SN74LVC2T45DCUR)输入端的10k 下拉电阻下拉电阻、该电平转换器将 JTAG 信号从3.3V 转换为1.8V。 当 TRSTB 线路上的输出发生毛刺时、我们已经探测并且没有看到任何相关的东西
同步
我们测试的进一步更新：我们发现、当出现此问题时、探测来自 DAC39J84的 SYNC 信号会显示异常波形、并且似乎有责任(或症状？) 以获取切断数据。 在下图中、黄色是 SYNC、粉色是 DAC39J84输出迹线。 将输出频率设置为100MHz 时、波形稳定、SYNC 保持在1.8V 高电平。
此外、我们还会在其他频率上看到不寻常的同步波形。 在下图中、SYNC 具有恰好等于输出频率(200MHz) 1/8的波形特性。 如果我们在不存在镂空问题时在重新启动器件时重复此测试、我们将看不到该波形(SYNC 在所有频率下都是稳定的高电平)。 此外、缩放输出功率时同步波形不会改变、因此它显然不是模拟域耦合问题(这不会解释1/8频率因数)。
我还尝试通过将以下寄存器设置为0x0000来禁用任何同步请求：
这样做对 SYNC 引脚上是否生成 SYNC 没有影响-我是否需要设置任何其他寄存器来防止切换 SYNC、以帮助我们进行测试？
EYESCAN
当器件以镂空模式运行时、我们执行了眼图、我们看到所有通道上的眼图张开度非常宽。
错误/警报
我们正在尝试监控以下寄存器是否存在错误和警报：
0x64、0x65、0x66、0x67、0x68、 0x69、0x6A、0x6B、0x6C、0x6D、 0x41、0x42
对于0x6D、我们回读值0x90、对应于 lane7和 lane4的 los 误差-无论我们是否观察到输出波形的问题、我们都会回读该值。 该寄存器未标记为"写入以清除"-您能否确认我们是否需要在读取前以某种方式清除该寄存器？ 您能否提供有关 SERDES 通道信号丢失含义的更多详细信息？
谢谢、
约旦
你好、Jim
您能否详细介绍一下 config127中的这些位是指什么、以及哪些错误在此处至关重要？ Fusefarm 是指什么、 这与 DAC39J84本身的上电相关、还是与提供时钟信号的时间相关？
时钟由 LTC6951-1 (CML 输出)提供、并采用交流耦合方式、 时钟和 SYSREF 具有从时钟芯片到 DAC39J84的极短跟踪。 我可以尝试降低时钟频率并查看质量、但这可能受到我可以访问的探头类型的限制。
谢谢
约旦
编辑：
DACCLK 的示波器波形降至1.25GHz、在1.5GHz 无源600 Ω 示波器探针上捕获。 在范围上无限的持久性，我看不到任何问题。 请注意、无论 DAC 是在1.25 GHz (无内插)还是2.5 GHz (具有内插)下运行、该问题仍然存在。
