[参考译文] ADS1263：阐明设计注意事项

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1125871/ads1263-clarifying-design-consideration

器件型号：ADS1263

您好！

我正在为 ADC 电路编写一个库、并想澄清我是否正确理解了数据表。芯片的不同方面有三个问题。

数据速率、正弦滤波器和转换延迟之间的相关性

我想我知道数据速率由时钟频率以及第一个和第二个数字滤波器的抽取决定。我对14400到38400 SPS 的数据速率有点困惑。当我通过更改 DR[3：0]来选择这些采样率时、无论 FILTER[2：0]位如何、第二个滤波器是否会在内部旁路以满足采样率？这是否也意味着转换延迟仅变为数据表表中表9-13中列出的 SINC5金额？

在使用表9-13提供的延迟进行第一次转换后、会显示后续转换以标称数据速率进行。这是否意味着、例如在38400SPS 时、第一次转换发生的时间为0.207ms、但在连续转换模式下、下一次转换将在1/38400时发生？

2.当 CRC 位被设置为启用 CRC 或校验和时，与禁用时相比，这是否会在转换或数据传输中引入任何延迟？

谢谢、

Steven

3 年多前

0 admin 3 年多前

TI__Guru**** 2390765 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、Steven Park、

这些问题中的大部分在我们的转换延迟应用手册中得到解答：https://www.ti.com/lit/sbaa535。如果您有任何其他问题、请查看此信息并告知我。

CRC 不会影响转换延迟、因为它不会影响数字滤波。有更多位可提供给 ADC (在 DIN 上)和 ADC (在 DOUT 上)的时钟、因此这需要额外的 SCLK。您的控制器还需要一些时间来计算正确的 CRC 值。然而、这个时间对于总体转换延迟应该不重要、这是因为它们与 SCLK 速度相关。

布莱恩

0 admin 3 年多前

TI__Guru**** 2390765 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Bryan、

感谢您推荐有关转换延迟的应用手册。该应用手册回答了您在回复中提到的我的大部分问题。但是、我关于数字滤波器设置和数据速率配置的问题尚未得到解答。

在数据表的第43页(我无法附加图像)、数字滤波器方框图显示了滤波器输出之前的第1级和第2级滤波器。我想配置该设置、以便仅使用第一级滤波器(SINc5)来实现38400SPS 的最大数据速率。但是、MODE1寄存器中的滤波器寄存器位没有选择第二级滤波器的选项。它只有从 sinc1到 FIR 的滤波器。这是否意味着当 mode2中的 DR 位设置为1111时、ADC 将忽略第二级滤波器？

-Steven

0 admin 3 年多前

TI__Guru**** 2390765 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、Steven Park、

正确、选择38kSPS 的数据速率会否定 MODE1寄存器中的滤波器位选择。换句话说、选择38kSPS 会自动选择 SINC5滤波器、滤波器位实际上是无关的。

例如、如果您随后仅将 mode2寄存器中的 DR 位更改为1200SPS、则编程到滤波器位中的任何值都将生效。

布莱恩

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] ADS1263：阐明设计注意事项