[参考译文] ADS42JB46：ADS42JB46 SPI 逻辑电平1.8V 或3.3V？

admin

Other Parts Discussed in Thread: ADS42JB46

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1060493/ads42jb46-ads42jb46-spi-logic-level-1-8v-or-3-3v

器件型号：ADS42JB46

大家好、

我对 SPI 控制信号的 ADS42JB46逻辑电平有疑问、

1) 1)我看到此 AD 器件可以同时支持1.8V 和3.3V、那么我如何选择1.8V 或3.3V 的逻辑电平？

2) 2)此外、我不知道为什么在数据表中、它仅显示1.8V 逻辑电平、因为我知道3.3V 逻辑电平是：VIL <= 0.7V、VIH >=2.0V。

此致、

非

3 年多前

0 admin 3 年多前

TI__Guru**** 2502205 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

输入引脚被设计成能够处理基于3.3V IO 的电压(大信号)。您不必在您的侧执行任何操作。这来自器件的栅极级设计。

VIH 和 VIL 阈值保持不变。这意味着您将需要找到一个3.3V 缓冲器、该缓冲器可以匹配 ADS42JB46输入的 VOH 和 VOL

0 admin 3 年多前

TI__Guru**** 2502205 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好，Kang，

那么、上图中的1.8V 逻辑电平意味着什么？我不理解您的答案、这意味着 ADS42JB46只能为输入端口、、、、

此致、

非

0 admin 3 年多前

TI__Guru**** 2502205 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

NaN、

无论输出驱动器是1.8V 逻辑还是3.3V 逻辑、ADC 上输入 CMOS 逻辑的 VIH 和 VIL 都保持不变。

如果您使用3.3V CMOS 输出驱动器来驱动 ADC 的输入、则需要确保您仍然符合数据表上的 VIH 和 VIL。

0 admin 3 年多前

TI__Guru**** 2502205 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好，Kang，

非常感谢、我还有另外两个问题、

1) 1)因此、如果输入端口同时支持1.8和3.3V 逻辑电平、它是否可以支持2.5V 逻辑电平？

2) 2)我发现一些 FPGA 板 I/O 端口将逻辑电平标记为"LVDS"(如 KC705)、但它还支持"单端" I/O、我应该如何理解这一点、当我使用"单端" 模式时、逻辑电平是 LVDS 或什么？

此致、

非

0 admin 3 年多前

TI__Guru**** 2502205 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

1、无论您的 IO 逻辑电平如何、ADS CMOS 输入 I/O VIH 和 VIL 都不会改变。是的、它可以承受1.8V、2.5V 和3.3V IO 逻辑电平。您需要确保满足 VIH 和 VIL 阈值。

2.这是您必须在 Vivado 中设置的 IO 约束文件。您将需要与 Xilinx 核实这一点。 TI 无法支持此问题。

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] ADS42JB46：ADS42JB46 SPI 逻辑电平1.8V 或3.3V？