[参考译文] ADS42JB46：输入模拟带宽为何大于采样率

你好，Kang，

关于第一个问题、我知道欠采样、但我认为输入带宽应小于采样率、例如输入频率为800~900 MHz、采样率高于200 MSPS、 这样的过程是欠采样、对吧？

但对于 ADS42JB46、输入带宽为0~900 MHz、欠采样的工作原理是什么？ 我想它会在 第一个奈奎斯特区域出现混叠并出现故障。

此致、

非

你好，Kang，

关于第二个问题、嗯、、如果 SYNC 是握手信号、那么该信号如何从 ADS42JB46输出、因为除了 SYNC IN 端口之外没有 SYNC OUT 端口、那么同步信号将包含在 ILA 部分中？

顺便说一下、很抱歉。 我找不到来自上述链接的握手同步进度、您能显示更多详细信息吗？

谢谢！

此致、

非

NaN、

请查看应用手册。 更宽的输入带宽可支持800至900MHz 的射频输入。

你好，Kang，

是的，我知道 SYNC 应该来自 FPGA(接收器)到 ADC(发送器)，  

我的问题是同步"请求"如何从 ADC 传输到 FPGA、、、因为我找不到任何 I/O 端口来执行此操作。

此致、

非

你好，Kang，

很抱歉我没有说明。 我的问题是、如果输入带宽(例如600~900 MHz)大于采样率(200MSPS)、

尽管对模拟信号进行欠采样、但 ADC 不会正确地重组原始信号、因为它违反了采样原理、、、、、

此致、

非

你好，Kang，

我看到的所有内容表明、只有发送器可以接收同步请求、但在 ADS42JB46数据表中、我无法理解为什么该 ADC 可以"生成"同步请求、、、、、因为没有关系 I/O 端口来实现此功能。

你好，Kang，

那么、为什么输入带宽为900MHz、这个带宽值大于 ADS42JB46的采样率、我不知道为什么？

你好，Kang，

因此、带宽900MHz 意味着我可以检测到的最大频率为900MHz、但不是0~900MHz、对吧？

例如、如果输入模拟介于900MHz~1000MHz 之间、则该 ADC 将无法正常工作、对吧？

它无法支持高于900MHz 的输入频率、对吧？

你好，Kang，

是的、我知道您的答案、但我只是对该图显示的值感到困惑、我认为在您编写此表时存在问题。

此致、

非

你好，Kang，

混乱之处是：

ADS42JB46数据表、产品信息和支持|德州仪器 TI.com

我会得到您的答案、我想、就像这样：

如果我的数字是正确的、我会感到困惑的是、为什么这个160MSPS ADC 具有如此宽的输入模拟带宽。

我的要点是、如果输入频率高于900MHz、输入信号幅值将低于满量程减去3dB、因此无法 正确对信号进行采样。

你好，Kang，

是的、我会得到您的答案、这意味着该 ADC 可采样的有效或适当输入频率范围介于0~900 MHz 之间、并且在900 MHz 之后、采样信息将会很糟糕。

在图中，您可以看到，对于单频，某些单频点(例如70/170/230MHz)，这款具有160MSPS 的 ADC 可以很好地工作。

我的要点是、如果输入带宽低于160Msps/2 (80MHz)、同时 MAX 频率低于900MHz、例如100~180MHz、800~880MHz、但不包括900~980MHz、、、、、、、、、、、、、、、、、、、、 该 ADC 将会很好地工作。

此致、

非