[参考译文] DAC5675A-SP：使用 LVDS 信号驱动时钟引脚

您好、约克、

如果使用 LVDS、则维持 VCM 和 Swing 可能是一个问题。 通常、FPGA 的 CAN 可以执行 LVPECL、是否有理由使用 LVDS？

Miguel、感谢您的回答。  我们使用 ADA-SDEV-base - FPGA 板来生成时钟。  我们的原始计划是生成所有 DAC 输入以及具有 LVDS 的 CLK、CLKC。  DAC 输入没有问题、但由于 CLK 和 CLKC 需要 LVPECL、我可以要求我们的 FPGA 工程师查看他是否可以生成 LVPECL CLK 和 CLKC。  或者更好的是、您能否推荐 LVDS 至 LVPECL 转换器？  由于我们使用的是3 ea DAC5675A、因此最好使用三路 LVDS 转 LVPECL 转换器芯片、TI 是否有这样的器件？  我们将采用四路输入/输出器件、因为三路输入/输出不太常见。  如果您没有任何三路或四路 LVDS 至 LVPECL 转换器器件、请推荐最佳单路 LVDS 至 LVPECL 转换器芯片。  Thx

您好、约克、

我们对航天级时钟缓冲器的选择有限。 请参阅以下链接。

https://www.ti.com/clocks-timing/buffers/products.html#p404=Differential&p1498=HiRel%20Enhanced%20Product;Space

此外、另一种解决方案可以使用电路实现 LVDS 至 LVPECL。  

您是否知道将为此项目订购的器件数量？

米格尔

我查看了时钟缓冲器 CDCLVP111-EP 规格、但它不是我们需要的规格、如果我正确阅读了数据表、CDCLVP111-EP 是1：10 LVPECL 缓冲器。  我们需要的是 LVDS 到 LVPECL 转换器。  我想知道 SN65LVDT101是否适合我们？

您还提到了"此外、另一种解决方案可以使用电路来实现 LVDS 至 LVPECL "、我不确定您所指的是什么？

这是一个"LEO"项目、因此卷较低(< 100)。

请告诉我们您的想法。   

以下链接具有终止 配置。

https://www.ti.com/lit/an/scaa059c/scaa059c.pdf

SN65LVDT101 将起作用、但它不是航天级。  

您的 FPGA 设计人员是否回答 了他们是否可以支持 LVPECL？ 我不确定 FPGA 中会使用哪些外设、但 Kintex UltraScale 具有 LVPECL 配置

谢谢、我将询问我们的 FPGA 设计人员有关 LVPECL 支持的问题。  

SN65LVDT101是否具有"EP"版本？   我们的最终产品将执行 "LEO"任务、我被告知 EP 将在这种情况下工作。

数据表中没有提到它、但我正在收听有关"增强型航天塑料产品"的 TI 在线研讨会、因此希望在不久的将来在 EP 中购买 SN65LVDT101不会成为问题

获得答案的最快方法是在界面论坛中发布问题。 请参阅以下链接。

https://e2e.ti.com/support/interface-group/interface/f/interface-forum