[参考译文] ADC3664EVM：关于 FMC 的时钟输入

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：ADC3664EVM

您好、E2E、

假设通过 FMC 连接器的采样时钟信号(来自 FMC 连接器 H4引脚的 FPGA_CLK 信号输入)输入的电压设计是多少？

如果您在电路图中以 VADJ-2.5V 为基准输入2.5V 单端时钟、它将超过 AD 转换器的额定电压(2.1V)。

由于放置了电平转换器、因此 SPI 信号等似乎可以输入2.5V、但采样时钟似乎直接连接到 AD 转换器。是否可以认为输入为1.8V 单端信号是正确的用法？

此致、
ACGUY

0 admin 3 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、ACGUY、

是的、这是正确的观察结果。对于单端时钟输入、电压不得超过2.1Vpp (绝对最大值)、但标称值不应超过1.8Vpp (两个都具有~+0.9V 直流偏置)。

根据 FPGA 的不同、您可以将 FPGA 时钟的组电压更改为1.8V、这可以满足此要求。

否则、您可能能够安装端接电阻器 R44以减小电压摆幅。

另一个注意事项是、FPGA 时钟可能具有毫微秒的 rms 抖动。这会降低 ADC 的 SNR 性能、因此可能需要对时钟进行滤波以实现所需的结果。

此致、

Dan

数据转换器（参考译文帖）(Read Only)