请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS5409 ADS5409具有 SYNCp/n (LVDS 差分对)、可强制 DDR 输出时钟进入不确定状态。
数据表(第25页)指出、SYNC 信号记录在 CLKIN 的上升沿- ADC 采样时钟上。
该信号在器件内是否存在任何亚稳态保护？ 也就是说、是否重新注册(一次或多次)以提供保护？
或者、我是否必须(预)注册进入同步输入的信号？ (不是那么容易...)
是否有过这方面的经验？
谢谢、
高贵拉森
硬件设计工程师
Axsun Technologies、Div. 的影响
马萨诸塞州比勒里卡
