请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC3660 主题中讨论的其他器件：、 TSW1400EVM
您好！
ADC3660上的 SYNC 引脚是否被设计成能够每64个时钟周期切换一次、并且不会导致信号的不连续性或静音？ 我不确定我应该如何解释这一点
数据表中的数据表行。 我使用 EVM 尝试了通过 SPI 进行同步、当处于活动状态时、NCO 看起来会停止 或处于0Hz、直到禁用同步。
"在操作期间尝试重新同步时，同步切换应该在64*K 时钟周期发生，其中 K 是整数。 这可确保时钟分频器的相位连续性。"
在我们的应用中、我们将使用其中的8个双 ADC、并计划在每次频率更改时在引脚上发出同步。 我们的应用之一可能使用2x DCLK (SDR)模式。
这是否以任何方式更改了同步行为？
谢谢、
Pieter
