[参考译文] GTX 收发器中的 JESD 链路参数更改和反射

您好、Yasin、

您能告诉我们您使用什么 TI ADC 器件来实现 IP 吗？

Thx、

Rob

您好！

我使用的是 AFE7950 EVM。

谢谢你 Yasin！ 我将获得相应的分配以进行响应。

您好、Vijay、

我正在使用 Vivado 19.1、当我打开 GTX 向导(3.6)时、

1.我没有找到用于更改 Rx/TX 通道数的字段。 第一个选项卡 GT 选择是 GTX、第二个选项卡协议：从头开始。 底部显示了有源收发器=8。 我不知道如何更改 通道数。

2.除了"JESD_LINK_PARAMETERs.h"之外，我在"refdesign_Rx_SV"中遇到错误，超出范围前缀'Rx_lane 数据'[63：48]。 我手动更改了该文件中的参数。

3.弹出的另一个错误 Q0_clk0_qtrefclk_pad_n_in 不存在。

如果继续手动更改参数、我恐怕会在某个地方

您好、Vijay、

感谢您的支持。

我现在能够编译和生成位流"JESD_LINK_PARAMETERs.h"并更新 GTX 收发器包装程序。

2.创建了1tx1rx 配置文件(无 fb)。 [12410/12410]。 从 Latte 配置文件(122.88Mhz)生成 LMK0408时钟。  (在 VIO 中)将 主器件复位设置为"1"后、qpll0处于锁定状态为"1"。

这确认时钟生成正常。

3.(在 VIO 中)将 TX_SYNC_RESET_VIO=1置为有效、在 TX_RANE_DATA[0][63：0]上观察到一个削波正弦音调。 但观察到 AFE7950_EVM 没有输出。

4.观察到 zc706/zcu102中用于 ADC_SYNC、DAC_SYNC 和 sysref 的引脚映射未连接到 AFE7950 EVM 的 FMC 引脚。

请在这方面帮助我们如何进一步开展工作。

请找到 Latte 登录信息

Sysref 按预期读取
########## 器件 DAC JESD-RX 0链路状态######
逗号对齐锁定 Lane0：false；请检查发送器是否正在发送数据且眼图良好。
CS 状态 TX0：0b00000000。 预计为0b00000010
FS 状态 TX0：0b00000000。 预计为0b00000001
无法获取设备 RX：0的链接；警报：0x0
##############################
########## 器件 DAC JESD-RX 1链路状态######
(串行器/解串器信号丢失)通道0的 LOS 指示灯：1
通道0：1的 SerDes-FIFO 错误
逗号对齐锁定 Lane0：false；请检查发送器是否正在发送数据且眼图良好。
CS 状态 TX0：0b00000000。 预计为0b00000010
FS 状态 TX0：0b00000000。 预计为0b00000001
无法为设备 RX：1获取链接；警报：0x1100