This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1028761/adc3683-operations-without-frequency-locked-dclkin
您好！
adc3683的数据表指出、需要将 dclkin 时钟的频率锁定到采样时钟。
我的应用中没有等距采样点、因此无法在采样时钟和 Dclkin 之间建立频率锁定。
adc3683可以实现这种运行模式、如果是、则对 dclkin 的要求是什么。
此致
Robert Braunschweiger
您好、Robert、
是的、采样时钟和 DCLKIN 必须频率对齐/同步。 在这种情况下、相位关系并不重要、因为相位将在 ADC3683内部对齐、但如果频率不是源同步/锁定、则几乎肯定会发生位差。
最理想的解决方案是使用采样时钟作为 FPGA/处理器的基准、然后根据采样时钟创建4.5x DCLKIN。
另一种解决方案是使用可创建4.5x 输出的 PLL IC (TI 有许多选项、如 CDCE6214)。
此致、
Dan
