[参考译文] DAC37J84：串行器/解串器 PLL 不支持#39；t LOCK

艺术、

您的 SYSREF 必须快速。 SYSREF 的最大速率为19.53125MHz。

最大 SYSREF =数据速率/(K * N)、其中 N 是任何整数。 我假设您没有使用任何内插、您的数据速率为390.625MSPS。

当 DAC 时钟为390.625MHz 且 LMF = 421时、这相当于串行器/解串器速率为3906.25Mbps。 不确定你得到的是7812.5M。

我让我的设置与您的参数一起运行。 附件是 DAC 使用的寄存器设置。

为什么您使用的 DAC37J84仅有两个输出？ 我们提供了同一器件 DAC37J82的双通道版本。  

此致、

Jim

e2e.ti.com/.../421_5F00_390p625M_5F00_K_5F00_20.cfg

Jim、感谢您的回答。

是的、我不使用内插、数据速率= DAC 时钟。

是的、我的 SYSREF 速度太快、我应该更改它。 但 SERDES PLL 是否使用它？

我们为 Xilinx FGPA 提供了 LMF = 421配置、因此我们希望使用它来检查我们的操作是否正确。 然后、我们将切换到 LMF = 442。

我还有另一个问题：我是否应该向 DAC 发送逗号(JESD K28.5符号)以锁定其 SERDES PLL？

感谢您的配置、我会尝试它。

艺术、

SYSREF 对于建立链路至关重要、但我认为它不用于锁定串行器/解串器 PLL。 如果串行器/解串器 PLL 未锁定、这通常是发送器和接收器之间的频率不匹配。

我确实认为需要 K28.5符号、因为 SerDes 需要具有正在交换的数据、以便可以从中派生时钟。  

如果有兴趣、TI 现在提供适用于所有 Xilinx 器件的免费 JESD204B IP。 您可以通过转到以下链接请求此 IP：

https://www.ti.com/tool/TI-JESD204-IP

此致、

Jim

Jim、
感谢您的回答。

我已经尝试了您的配置。
我花了一段时间才知道、在该配置中禁用了4线 SPI。

我仍然在0x6C 寄存器处获得0x000F；看起来我应该改变 FPGA 位流中的线速率。

您能否分享您使用的线路速率？ 是3906.25 M 吗？