[参考译文] ADS1220：内部振荡器频率规格。

您好、Charles、

对于连接外部时钟的任何人来说、内部振荡器频率不能减少任何混淆。  所有操作都是相对于4.096MHz 的外部时钟频率进行的。  因此、数据表表中给出的所有计时和 tclk 周期数都是有效的。  

除了对输出数据速率进行间接测量之外、没有办法验证实际振荡器频率。  因此 CLK 引脚严格来说是一个输入引脚、内部频率不能直接监控。  所有这些内部振荡器在正常/占空比模式下的标称运行频率为1.024MHz、并且外部时钟被分频。  但是、如果我们给出与内部时钟相关的所有时序、那么我们需要两个表来显示时钟周期的数量。  例如、表11需要一个内部时钟计时和一个外部时钟计时。  数字滤波器响应还需要两组不同的图形。  因此、为了使一切变得更简单、我们决定保留相对于单个外部时钟频率的所有时序。  最后、它不会产生任何影响、因为每件事都按比例缩放。

CLK 输入是数字 CMOS 输入、输入特性如 TI.com 上提供的 IBIS 模型所示。  标准晶体振荡器甚至微型计时器输出可用于驱动时钟引脚。

此致、

Bob B

您好、Charles、

感谢您的意见。  将外部时钟周期除以4、您将获得与内部时钟相关的答案。  

至于 CLK 引脚、请注意第4页的器件引脚图形下引脚功能表下的信息。  是的、该引脚不应悬空、将其绑定到低电平会强制内部振荡器。  引脚上的任何计时都会禁用内部振荡器。  至于 CLK 引脚阻抗、除了 IBIS 模型外、我们通常不会给出 SCLK 的规格。  根据 IBIS 模型、特性是相同的。

此致、

Bob B