请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS1258-EP 主题中讨论的其他器件：ADS1258
您好！
ADS1228-EP 的外部时钟输入有哪些特定的抖动要求？ 数据表只显示"确保使用一个没有抖动或干扰的时钟源；" 我希望大家都能提供更具体的要求。 我想将 FPGA 的 PLL 输出用作外部时钟源、但最坏 情况下的抖动为2.5%×时钟周期峰峰值周期、因此我不确定这对于该 ADC 是否足够"干净"。 谢谢！
谢谢、Danielle
