主题中讨论的其他器件: ADS9224R、 THS4551、 LM7705
您好!
我们正在寻找一个评估板、该评估板能够对两个同步通道进行采样、这些通道至少具有14位、采样率大于2.048MHz。 我们选择 了 ADS9224REVM-PDK EVB、但有一些问题需要澄清
Q1)关于 ADS9224REVM-PDK EVB,我们想知道用于收集两个可用 ADC 通道中每个通道的数据的 SRAM 缓冲区(如果有)的深度有多深(我们会始终将其用作双通道)? 那么、在一次采集中可以存储多少个样本?
Q2)我们了解到、无法将 ADC 的采样率与外部基准同步、但我们可以使用相关的数据采集软件将接近该频率的值设置为使用 EVB PLL 正确近似目标采样频率。
由于 ADC 输入模拟样本是在2048KHz 下生成的、假设我们将使用接口协议来实现最大2.61Msp 采样率、因此由于2048KHz 的 SW PLL 近似值、我们在采集的数据流上会发现的最大频率误差大约是多少 (哪个与 Q1耦合将使我们能够详细说明最大 SRAM 采集存储空间内的最大频率漂移)? 如果使用不同的接口协议、则建议使用2.048MHz 的更好近似值。
Q3)是否可以在直流耦合模式下使用 ADS9224REVM-PDK 评估板(具有全差分输入或单端)、其中包含来自我们硬件的信号并 具有1.65V 共模和 +/-500mV pp 范围? 假设在电气/接口方面是可能的、则会有任何线性限制阻止这种使用? 或者、我们是否应该提供外部电平转换器(如果我们想在直流耦合模式下使用它)、或者作为一个附加选项、我们可以通过外部直流块使用具有交流耦合功能的 EVB 进行连接、以便在没有任何直流电平的情况下进行连接。使用 ADS9224REVM-PDK 为电路板签发 ADS9224REVM-PDK? 请提供建议。
Q4)最后、我们在常见问题解答(e2e.ti.com/.../770796 )中注意到、在2019年、伴随软件上出现了与 dBc 和 dBm 转换相关的错误、 当两个 ADC 输入接地时、与向 ADC 输入施加 CW 正弦音时相比、会导致不同的关闭范围垂直刻度。 在配套数据采集软件的当前版本中是否修复了此错误?
此致
卢卡