This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS42B49:LVDS DDR 时序

Guru**** 2386620 points
Other Parts Discussed in Thread: ADS42B49
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/978586/ads42b49-lvds-ddr-timing

器件型号:ADS42B49

您好!

在 ADS42B49数据表中、下图显示了 LVDS DDR 时序、并提供了有关偶数和奇数数据位相对于 CLKOUTP 信号的位置的信息。

图38、图40和图41

似乎偶数个数据位在 CLKOUTP 的下降沿输出、奇数位在 CLKOUTP 的上升沿输出。

 

图44.

表示偶数数据位(D0、D2、D4等)在 CLKOUTP 上升沿输出、奇数数据位(D1、D3、D5等)在 CLKOUTP 下降沿输出)

哪一个是正确的?  

穆斯塔法

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    穆斯塔法

    我们将对此进行研究。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    必须

    输出时钟的下降沿应该对偶数位(例如 D0、D2..SO)进行采样、而上升沿应该对14位部件的奇数位(例如 D1、D3..SO)进行采样。 图44不正确。

     此致、

    Jim