[参考译文] ADS1271：有关 ADS1271延迟的问题。

您好 Kazuya、

问题1.

延迟(或稳定时间)以数据速率周期数表示。  对于高速模式，这等于76*Tdata。

延迟= 76*(256/2.5M)= 7.7824mS。

群延迟指定阶跃输入上达到最终值约50%的时间。  您可以通过参考数据表中的图62来估算其他值。  5ms 时、输出稳定至最终值的99%。

问题2.

否、这是由数字滤波器架构固定的、不会随输入信号振幅或输入频率而变化。  它确实取决于主 CLK 频率/周期。

问题3.

为了最大程度地减小延迟、您需要最大程度地提高输出数据速率。  选择高速模式并以27MHz 的最大 CLK 频率运行。

如果客户需要更低的延迟、请建议使用具有更快趋稳滤波器选项的 ADS127L01。

此致、
Keith Nicholas
精密 ADC 应用

您好 Kazuya、

使用 ADS127L01和 OSR=32设置上的低延迟滤波器选项、最小延迟为：

延迟(稳定时间)= 5*32*(1/Fclk)= 160*1/2.5M = 64uS。

由于 ADS1271没有低延迟滤波器选项、因此其延迟将高得多：

延迟(稳定时间)= 76*(256/2.5M)= 7.7824mS。

(1-64uS/7782.4uS)*100 =与 ADS1271相比，延迟降低99.2%。

此致、
Keith