• 状态 Resolved
  • 已锁定 已锁定
  • 回复 9 回复
  • 订户 1 订户
  • 视图 500 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC8830：建立时间

admin
Guru**** 2378650 points
Other Parts Discussed in Thread: DAC8830
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/987499/dac8830-setup-time

器件型号：DAC8830

我想以50MHz 运行 DAC8830。 数据表显示最小设置时间(Tsu)为10ns。 这是否意味着延迟必须为0ns？ 我想它需要从 SCLK 的下降沿到 SDI 的几 ns。

  • 0
    TI__Guru**** 2378650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    设置时间必须在每个上升沿前10ns。 由于没有保持时间、因此数据可以在上升沿之后更改。 这 意味着 SCLK 的10ns 高电平时间和10ns 低电平时间可用于下一个上升沿的设置时间、因此在数据更改方面存在一定的延迟空间。   

    如果您查看时序图、您会看到 Tsu 标记为上升沿、而 Tho 标记为下一个下降沿。 这是0ns、因此可以在该时间更改数据。

    这是否能回答您的问题？ 如有任何疑问、请告知我们。

    最棒的

    Katlynne Jones  

  • 0
    TI__Guru**** 2378650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的回答。  

    这是否意味着数据 应在 上升沿移位？ 因此、  我想 DAC8830不使用普通 SPI 模式0。  

    此致、

    哈希本高之

  • 0
    TI__Guru**** 2378650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好， Hashimoto-San，

    数据 在 SCLK 的上升沿而不是下降沿锁存到输入寄存器中。 我认为 SCLK 空闲状态无关、这意味着它可能处于高或低空闲状态。 这意味着 SPI 模式0或2应该工作。 时钟极性可以为0或1。 时钟相位必须为0。  

    最棒的

    Katlynne Jones

  • 0
    TI__Guru**** 2378650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Katlyne-San

    您是说 DAC8830仅使用 SCLK 的上升沿。  我明白了。  

    我想普通 SPI 主器件会在模式0中的下降沿移位数据。 但是、DAC8830的 SPI 主器件应该在上升沿移位以 保证建立时间。 对吗？

    此致、

    哈希本高之

  • 0
    TI__Guru**** 2378650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    非常感谢。 我知道 DAC8830的主器件应该在 SCLK 的上升沿移位。

    此致、

    哈希本高之

  • 0
    TI__Guru**** 2378650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好， Hashimoto-San，

    主器件在下降沿移位数据、而 DAC8830在上升沿锁存数据。 为了保证 建立时间、主器件能够在 SCLK 为高电平时在下降沿之前移动数据。 另一种保证设置时间的方法是将时钟减慢一小部分。 这样就可以使用正常的 SPI 模式。

    最棒的

    Katlynne Jones

  • 0
    TI__Guru**** 2378650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Katlyne-San

    感谢您的盛情款待。

    我将尝试减慢时钟速度。

    我不知道以50MHz 运行的主器件如何在下降沿之前移位。 主器件应以100MHz 或更高频率运行？

    此致、

    哈希本高之

  • 0
    TI__Guru**** 2378650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好， Hashimoto-San，

    借助内置 SPI 模式、我认为 在下降沿之前没有方法移动数据。 这里保证 设置时间 的最佳解决方案是减慢时钟以增加几 ns 的误差。

    最棒的

    Katlynne Jones

  • 0
    TI__Guru**** 2378650 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Katlyne-San

    谢谢你。 感谢您的善意。

    此致、

    哈希本高之