[参考译文] DAC8830：建立时间

您好！

设置时间必须在每个上升沿前10ns。 由于没有保持时间、因此数据可以在上升沿之后更改。 这 意味着 SCLK 的10ns 高电平时间和10ns 低电平时间可用于下一个上升沿的设置时间、因此在数据更改方面存在一定的延迟空间。   

如果您查看时序图、您会看到 Tsu 标记为上升沿、而 Tho 标记为下一个下降沿。 这是0ns、因此可以在该时间更改数据。

这是否能回答您的问题？ 如有任何疑问、请告知我们。

最棒的

Katlynne Jones  

感谢您的回答。  

这是否意味着数据 应在 上升沿移位？ 因此、  我想 DAC8830不使用普通 SPI 模式0。  

此致、

哈希本高之

尊敬的 Katlyne-San

您是说 DAC8830仅使用 SCLK 的上升沿。  我明白了。  

我想普通 SPI 主器件会在模式0中的下降沿移位数据。 但是、DAC8830的 SPI 主器件应该在上升沿移位以 保证建立时间。 对吗？

此致、

哈希本高之

非常感谢。 我知道 DAC8830的主器件应该在 SCLK 的上升沿移位。

此致、

哈希本高之

您好， Hashimoto-San，

主器件在下降沿移位数据、而 DAC8830在上升沿锁存数据。 为了保证 建立时间、主器件能够在 SCLK 为高电平时在下降沿之前移动数据。 另一种保证设置时间的方法是将时钟减慢一小部分。 这样就可以使用正常的 SPI 模式。

最棒的

Katlynne Jones