[参考译文] DAC38RF82EVM：在 DAC 上观察不到输出。

尊敬的 Imran：

看起来不错。 请告知以下内容：

1.您已经开始使用 GUI 中的自动脚本生成、然后在后面添加了 PLL 配置。

2.您正在使用 TSW14J56 EVM 进行此设置。 如果没有、请告知您是否可以使用信号分路器或 ChipScope 监控 SYNC 信号与 K28.5 (CGS)和 ILAS 代码转换的转换。

3.在前面的 GUI 菜单中应该有一个"resync"按钮来重新同步 DAC JESD 内核。 请尝试执行此操作以强制 DAC JESD204块复位并重新启动握手

4、通过启用常量输入、例如将常量值设置为0x3FFF (采用默认的二进制补码格式)、应存在常量音模式。 您应该会在 NCO 输出端观察到一个音调。 请尝试此操作并报告。 这应验证 DAC 本身是否正确配置。  

Imran、

使用您选择的设置、您无法生成正确的 SYSREF 频率。 您必须更改某个内容。 附件是一个适合您的示例。

此致、

Jim

e2e.ti.com/.../DAC38RF82_5F00_6400M_5F00_PLL_5F00_300M_5F00_ref_5F00_413.pptx

你好，Kang Hsia，

感谢您的回复。 请参阅我的内联响应。  

1.您已经开始使用 GUI 中的自动脚本生成、然后在后面添加了 PLL 配置。

 [伊姆兰]：我们正在执行以下步骤：

   DAC RESETB

   2.加载默认值。

   然后、我们将根据我们的要求更改其他参数。

2.您正在使用 TSW14J56 EVM 进行此设置。 如果没有、请告知您是否可以使用信号分路器或 ChipScope 监控 SYNC 信号与 K28.5 (CGS)和 ILAS 代码转换的转换。

[IMRAN]： 我们不使用 TSW14J56EVM，而是使用 FPGA 板。 我们有办法监控内部信号("来自的识别工具")        Synopsys")、如信号分接头或 ChipScope。 我们观察到 SYNC 信号变为高电平、但需要检查 K28.5 (CGS)和 ILAS 代码转换的触发。 我们将尝试捕获这些详细信息并向您报告。

3.在前面的 GUI 菜单中应该有一个"resync"按钮来重新同步 DAC JESD 内核。 请尝试执行此操作以强制 DAC JESD204块复位并重新启动握手

[IMRAM]：前面的菜单中没有显示任何名为“resync”的按钮。

4、通过启用常量输入、例如将常量值设置为0x3FFF (采用默认的二进制补码格式)、应存在常量音模式。 您应该会在 NCO 输出端观察到一个音调。 请尝试此操作并报告。 这应验证 DAC 本身是否正确配置。

[伊姆兰]：我们将尝试此步骤，并让您了解观察结果。 我们使用示波器来观察 DAC 输出 SMA 上的输出。 该 NCO 输出是 DAC 输出 SMA 还是其他东西？

谢谢、

Imran

您好、Jim、

感谢您的回复。

我们使用的 GUI 设置与 PPT 中所述的相同、但差别很小。

在我们的 PPT 中， LMK04828->CLKout0和1->DCLK Source->Divider + DCC + HS

在 PPT 中， LMK04828->CLKout0和1->DCLK Source->Bypass。

我们将在 DCLK 源之上尝试作为 CLKout0和1的"旁路"、并让我们知道观察结果。

谢谢、

Imran

你好，Kang Hsia，

我们尝试启用常量输入并将常量值设置为0x3FFF、但我们在 DAC 输出引脚上看不到任何输出。

我们已经监视 FPGA 中的 SYNC~信号、并观察到正确的 CGS 和 ILAS 代码转换。 监测内部信号后、JESD204B TX + Xcvr 似乎正常工作。 请参阅随附的 PPT、了解触发 SYNC~的受监控内部信号波形。 如有任何其他需要、请告知我们。

谢谢、

Imran

e2e.ti.com/.../InstrumentedInternalSYNC_7E00_Signal.pptx

你好，Kang Hsia，

请注意、我们不使用 CAR_SYSREF_P/M 信号。  

Imran、

如果您不使用 CAR_SYSREF、FPGA 如何获得 SYSREF？ 该 DAC 仅支持子类1模式、FPGA 必须获得正确的 SYSREF 信号。

此致、

Jim

您好、Jim、

在上一个项目中、我们使用了 DAC39J84、在该项目中、我们通过 FMC_SYSREF 引脚从 JESD204B TX IP (来自 FPGA)向 DAC 提供了 SYSREF 信号。  但在 DAC38RF82EVM 上、我们在原理图中未看到该引脚(FMC_SYSREF)。 因此、我们没有连接到 JESD204B TX IP (FPGA)。 很抱歉造成混乱。

我将尝试使用 CAR_SYSREF 信号作为 FPGA (JESD204BTX IP)的输入、并告知您结果。

谢谢、

Imran  

您好、Jim、

我尝试将 CAR_SYSREF 信号与 JESD204B TX IP SYSREF 输入信号结合使用、但仍然无法在 DAC 输出 SMA 之间获得输出。

我们是否可以通过任何方法在没有 FPGA 的情况下快速测试 DAC38RF82EVM 的功能？ 或者、我们是否在 DAC38RF82EVM 上提供任何其他内部信号图形测试选项？

我已附上设计方框图和内部调试信号 PPT。  

请查看并告诉我您的建议。

谢谢、

Imran

e2e.ti.com/.../Design-Block-diagram-and-internal-signal-debug_5F00_1.pptx

Imran、

我在您的方框图中看不到器件时钟进入 FPGA。 它来自何处、频率如何？ 在使用仅 NCO 模式时、您是否获得 DAC 输出？ 通过此测试后、您可以重点了解 JESD 链路。 如果 NCO 可以提供输出、则在尝试使用 FPGA 中的 JESD 数据运行时、如果 CGS 和 ILA 通过、DAC 会报告什么错误？ 您的 FPGA 能否以12Gbps 的串行器/解串器速率运行？ 我假设您的所有时钟频率和 DAC 设置现在都符合我发送的功率点幻灯片。 这是否仍然正确？

此致、

Jim   

您好、Jim、

由此给您带来的不便、我们深表歉意。

器件时钟来自 DAC38RF82EVM。 它是250MHz。 我无法使用0X3FFF 恒定数据获得具有恒定输入使能的 DAC 输出。  

我不知道如何仅在使用 GUI 的设置上执行 NCO 模式测试。 是否可以共享 GUI 设置以仅启用 NCO 模式？ 我喜欢仅执行 NCO 模式测试。

我们的 FPGA 可以高达12.5Gbps 的速率运行、但我们仅配置10Gbps 的速率。

除串行器/解串器数据速率为10G 和 PLL 时钟为250MHz 外、所有 GUI 设置和 DAC 设置仅根据幻灯片进行。 所有其他设置相同。

谢谢、

Imran

仅附加 NCO 模式指令。

e2e.ti.com/.../2234.DAC38RF82_5F00_NCO_5F00_Only_5F00_Test.pptx

您好、Jim、

基准频率= 250MHz、M=16且 N=3。

请参阅随附的"快速入门"图片。

谢谢、

Imran

您好、Jim、

现在、我能够在 J7 SMA (DAC 输出引脚)上获得 NCO 输出

GUI 设置：NCO 频率为100MHz。

谢谢、

Imran

Imran、

我使用的是单 DAC 而不是12位 DAC 模式、因此我得出了错误的串行器/解串器速率。 我将我的系统设置为使用您的最新设置、并使用我们的 TSW14J57EVM 图形发生器获得有效输出。 我保存了寄存器设置、并附加了这些设置。

此致、

Jim

e2e.ti.com/.../DAC38RF82_5F00_Fs_5F00_5333M_5F00_413_5F00_250M_5F00_PLL.cfg 

您好、Jim、

我尝试使用上述.cfg 文件。 但仍然无法在 J7 SMA 上获得任何输出。 我尝试检查警报监控并观察到以下错误：

"Rincewind1块中的 PLL 失锁。 当 PLL 锁定时、在启动时会产生错误警报。 用户必须在开始后复位此位以进行精确监控。

"DAC A、通道0 WRITE_ERROR：High if write request and FIFO is full (注意：仅当 JESD 块使用 mem_init_state 进行初始化时才释放)"

"DAC A、通道0 Read_error：High if read request with empty FIFO (DAC A、通道0 Read_error：High if read request with empty FIFO (注意：只有在 JESD 块使用 mem_init_state 初始化时才释放)"

"DAC A、通道1 WRITE_ERROR：High if write request and FIFO is full (注意：仅当 JESD 块使用 mem_init_state 进行初始化时才释放)"

"DAC A、通道1 Read_error：High if read request with empty FIFO (DAC A、通道1 Read_error：High if read request with empty FIFO (注意：只有在 JESD 块使用 mem_init_state 进行初始化时才会释放)"

"DAC A、通道2 WRITE_ERROR：High if write request and FIFO is full (注意：仅当 JESD 块使用 mem_init_state 进行初始化时才释放)"

"DAC A、通道2 Read_error：High if read request with empty FIFO (注：只有在 JESD 块使用 mem_init_state 初始化时才释放)"

"DAC A、通道3 WRITE_ERROR：High if write request and FIFO is full (注意：仅当 JESD 块使用 mem_init_state 进行初始化时才释放)"

"DAC A、通道3 Read_error：High if read request with empty FIFO (注意：只有在 JESD 块使用 mem_init_state 初始化时才释放)"

请告诉我这些错误是否相关？

谢谢、

Imran

Imran、

请按照数据表第9.1.1节中所示的启动顺序执行步骤。 确保在所有寄存器被写入并且 FPGA 正在发送 K28.5字符后同步 CDRV 和 JESD 块。 对 DAC 的最后一次写入应该是使 JESD 内核脱离复位状态。  

如果这不起作用、请仔细检查 FPGA 设置和时钟、就好像 CGS 没有建立。 同步信号的状态是什么？

此致、

Jim  

您好、Jim、

我们 将尝试遵循数据表中提到的启动序列。

在 FPGA 中、我们在 K28.5字符后接收到同样高的信号 SYNC_N。 请参阅随附的。

我们已尝试触发 SYNC_N 信号、请参阅随附的图像。

谢谢、

Imran  

Imran、

TXENABLE 的状态是什么？ 如果为低电平、DAC 将没有输出。 在读取任何报警之前，您必须先写入"0"以清除报警。

您的 DAC 寄存器设置与我发送的设置有何区别？

此致、

Jim

您好、Jim、

DAC EVM 上的 TXENABLE 引脚为高电平(JP2跳线为分流引脚1-2 -启用 DAC 输出)。

我们尝试在读取之前清除警报寄存器、并且在 Lane0-Lane3上没有收到任何警报错误。  

       '通道6信号丢失

       通道5信号丢失

       通道4信号丢失

       Rincewind1块中的 PLL 退出锁定状态。 当 PLL 锁定时、在启动时会产生错误警报。 用户必须重置此项         以准确地进行监控。"

我们还将我们的 DAC 寄存器设置与先前针对相同配置发送的 DAC 寄存器设置进行了比较。

只观察到少数几个不同的寄存器：

LMK 寄存器--> 0x13B = 0x3C (.cfg 文件中为0x0F)   

DAC 寄存器--> 0x433 = 0x083C (.cfg 文件中为0x053C)。

谢谢、

Imran

Imran、

您使用的是什么 FPGA 平台？ 由于您仅使用4个信道、因此在报告时会看到4个未使用信道的错误、这是正常现象。 在4通道模式下、只应锁定一个 Rincewind PLL。 在本例中、这将是 Rincewind0。

请使用与我们针对 LMK 地址0x13B 的配置相同的设置。 这是 SYSREF 分频器。 设置 FPGA 后、您是否单击 DAC GUI 上的"Reset DAC JESD core and Sysref Trigger"按钮？  

此致、

Jim

您好、Jim、

我们使用的是 PolarFire FPGA。

我已经尝试通过低级 VI ->写入寄存器将 LMK 地址0x13B 的值更改为0x0F。

此外、我还尝试将 GUI 中的 SYSREF 分频器(LMK-->SYSREF 和 SYNC->SYSREF 分频器值更改为15)。 但 DAC 输出 SMA 上仍然没有输出。

是的、在设置 FPGA 后、我们单击 DAC GUI 上的"Reset DAC JESD core and Sysref Trigger"按钮。

谢谢、

Imran

Imran、

RBD 值是否小于 K 值？  

您能否尝试一种不使用 DAC PLL 且可能仅使用1或2个通道的模式？

不确定还有什么要告诉您的。 您是否有 TSW14J56EVM 来验证 DAC38RF82EVM 的功能？ 如果您没有 TSW 板、则可以将您拥有的 DAC38RF82EVM 发送给我、然后我将向您发送一个经过测试的板作为回报。

此致、

Jim

您好、Jim、

我不确定 RBD、但它可能等于 K

我将尝试在没有 DAC PLL 的情况下使用具有单通道或双通道设计的测试模式。

我需要检查、我们可能有 TSW14J56板。  我们还有一个 DAC38RF82EVM 卡、我可以使用相同的设置并对其进行测试。

谢谢、

Imran