[参考译文] ADS1675：DRDY 信号发生损耗

您好！

我在原理图中看不到会导致 ADC 停止工作并需要重启或复位的任何东西。  这可能是电路板布局问题。

您能否提供电路板布局图、其中显示了 ADC 和电源旁路电容器？

您提到 ESD 事件；根据 ESD 电流的路径、您可能需要额外的保护。  向电源轨添加 TVS 二极管3VA、+5V 也可能有所帮助。  以下 TI 高精度实验室系列讨论了不同的保护选项。

https://training.ti.com/eos-and-esd-adc?context=1139747-1140267-1128375-1139109-1137697

此致、
Keith Nicholas
精密 ADC 应用

您好、Keith

   谢谢你。 这是 电路板布局。

Sam、您好！

您的电路板布局看起来不错。  我担心电源旁路电容器的放置、但您可以将它们直接放置在器件下方、整个电路具有一个实心接地层、这应该非常好。

以下是其他可能的问题领域的几个建议：

 干净的时钟对于良好的运行非常重要、如果它因 ESD 事件而产生干扰、这可能是问题的一部分。  查看布局、您似乎已将其路由到内部"绿色"层、并且似乎正在运行到多个器件。  您可能需要尝试在引脚上添加一个小型滤波器。  添加一个50欧姆串联电阻器将与引脚电容一起工作、以提供一个简单的 RC 滤波器、这可能会有所帮助。  我不知道如何最好地修改您的电路板、但您可以提起 CLK 引脚55并在芯片引脚和电路板焊盘之间添加电阻器。  此外、CLK 输入由 ADS1675的模拟域供电、必须使用相对于 AVDD 的时钟源驱动；在您的情况下、必须使用5V CMOS 方波时钟源。   

您能否确认 CLK 源的振幅？

 2. START 引脚控制器件的运行、如果该引脚由于 ESD 事件而出现干扰、则可能导致器件停止正常工作。  类似的建议是、如果有任何 ESD 能量耦合到此输入、您可能还需要在此引脚上添加一个小型 RC 滤波器。  50 Ω 串联电阻器和10pF 输入电容器应该有所帮助。

此致、
Keith

Sam、您好！

您会说：CLK、START 来自 FPGA，即 DGND 区域。 ADS1675 和其他模拟电路位于 AGND 区域。

根据您的说明、您有两个单独的接地平面：AGND 和 DGND。  这些必须通过低阻抗连接在一起、否则、在 ESD 事件期间、两个接地层可能具有不同的电压电平、这会导致数字通信失败。

如何将电路板上的 DGND 和 AGND 连接在一起、以及连接到什么位置？  您能不能显示同时显示 AGND 和 DGND 以及两个接地端之间连接的电路板布局图？

此致、
Keith

您好、Keith、

   这是我的整个板。  在 AGND 和 DGND 之间，我使用共模扼流圈。 我移除了用于测试的共模扼流圈。 并直接连接两侧 。 然后 我发现 问题变得更少。

   那么、 我怎么能做得更好呢？

谢谢。

您好、Keith、

   好的、我将修改 后一个布局。

谢谢！！！