This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1278:其 SYNC 引脚是否与 CONV 引脚相同?

Guru**** 2390955 points
Other Parts Discussed in Thread: ADS1278

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1013330/ads1278-is-its-sync-pin-the-same-as-the-conv-pin

器件型号:ADS1278

例如、交流电每周期采样512个点、由于交流电周期各不相同、实验频率从45Hz 变为55Hz、因此采样时间必须由 CPU 控制、逐次逼近 A/D 转换器具有一个转换引脚。 当从低电平变为高电平时、将启动 AD 转换。现在 ADS1278是 SIGMA_Delta 转换器。 其 SYNC 引脚是否与 CONV 引脚相同?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    ADS1278持续转换数据、输出数据速率是 MODE 引脚设置和主 CLK (引脚27)输入频率的函数。  SYNC 引脚可被视为复位引脚、用于将系统中的多个 ADS78同步到同一 CLK 边沿。

    在您的情况下、要精确调整输出数据速率、您需要调整主 CLK 频率。  例如、假设您使用的是高分辨率模式、则需要以下 CLK 频率: (Fclk/Fdata=512、数据表中的表8)

    fdata=45Hz*512=23040sps,fclk=512*23040=11796480Hz

    fdata=50Hz*512=25600sps、fclk=512*25600=13107200Hz

    fdata=55Hz*512=28160sps,fclk=512*28160=14417920Hz

    此致、
    Keith Nicholas
    精密 ADC 应用

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    不用客气!