This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1005686/tsc2046e-parameters-issue
您好、先生、
对于 TSC2046E 的参数、
加电时是否启用了内置基准电压？ DCLK 在 CS 下降时为低电平、是否为高电平？
等待您的澄清。
谢谢。 此致、
您好、Frank、
TSC2046E 中的基准由命令字节、特别是位 PD1控制。 每个转换周期都需要一个命令字节、因此内部基准功能是逐周期控制的。 TSC2046上的接口是具有模式0的 SPI 类型、其中时钟相位和极性都为0。
您好、Tom、
谢谢你。 用于打开/关闭内置基准 我知道它是由 PD1设置的、 但设置前是否设置了初始状态？ 还是关闭？ 还是未确定？
，、我们知道 CS 下降时的 DCLK 电平很低。 在我的设计中、另一个器件连接到 SPI 线路。 CS 下降为高电平时的 DCLK 电平。 如果为高电平或正常、 我想在不更改它的情况下使用它、但是 它是否无法正常工作？ 感谢您的澄清。
TSC2046E 未定义通电或"重新设置"状态、但我假设默认值为0x00。 如果您要使用 不同的时钟极性设置、我没有任何详细信息可供分享。 如果 DCLK 在 CS 下降时处于高电平、则您会说"它不能正常工作"、因此您应该保留原始设置。
谢谢你。 我们希望在我的设计中使用 TSC2046E。 我们正在考虑使用"差分基准模式(SER/DFR 低电平)"。 您能告诉我建议的未使用引脚处理方法吗？
VBAT = GND？ AUX = GND？ 忙=打开？ VREF =上拉还是下拉？
如果您有空间、请在 Vbat 和 Aux 输入上放置一个10K 接地端。 在 Vref 上为接地端添加了一个电容器空间。 虽然忙可以保持打开状态、但它有助于进行故障排除/调试、因此我至少会在该位置添加测试/探测点。
