[参考译文] AFE5832LPEVM：用于 Xilinx Ultrascale+系列的 LVDS 采集代码

您好 Rouzbeh、  

尊敬的 Nick：

感谢您的留言。 我将等待 E2E 响应我的呼吁。

谢谢、

鲁兹贝

您好、Rouzbeh、  

回复这两个帖子：我们的 SME 仍在跟进这些设备。 48小时后、我们将得到响应。  

此致、
Nick Z

您好、Rouzbeh、

很抱歉耽误你的时间。

通常、我们假设我们的客户实施 FPGA 代码、因为他们拥有几代产品、在 FPGA 固件开发方面拥有更多专业知识。 我们通常提供 LVDS 时序图、客户使用数据表中的信息来实现其捕捉解决方案。

由于我们不是 FPGA 代码开发方面的专家、因此我们要么使用第三方来开发固件、要么开发非常基本的代码来验证器件功能。 AFE5832LP 器件也是如此。

我们的 EVM 采集解决方案基于使用 Altera FPGA 的 TSW1400卡、固件由第三方开发。 我们不知道已实现的 FPGA 固件的技术深度。

我们还进行了 Swaroop 设计、我们在该设计中使用了 Xilinx Artix-7 FPGA、我希望您已经从 MSS 服务器获得了该固件。 如果没有、我可以帮助您获取该代码。 该固件必须与 Xilinx US+最为相似。

遗憾的是、我们不再与第三方供应商有进一步的合作关系、我们的大多数开发人员也离开了该团队。 因此、我们很难在 Xilinx Ultrascale+ FPGA 上支持固件、因为我们没有任何专业知识。

我还在我的团队内部检查了我们是否能够支持这一发展、但不幸的是、由于必要的专业知识和带宽要求、我们无法支持这一发展。

我想您可以联系 Xilinx、为您提供一些在 US+中实现 LVDS 捕捉的示例。

谢谢、此致、

Abhishek