[参考译文] DAC3282：在 DAC 输出后获得高峰值的二次谐波

您好、Balvan、

请告知您看到的级别。 对于如此低的 IF 从0.5MHz 到20MHz、HD2和 HD3的预期电平应大于80dBc。 您可以使用低频平衡-非平衡变压器来帮助抑制 HD2和 HD3。 请查找随附的报告和推荐的合适平衡-非平衡变压器。

e2e.ti.com/.../DAC3283-HD3-Performance-_2D00_-Copy.ppt

您好、先生、我们已经在 LPF 之后使用 ADT4-6T、但问题仍然存在  

此处取 R127的值为400R、但我们尝试将 R127更改为200R、将 r128更改为100R、但问题仍然存在。

您好！

HD2主要是由于外部电路不平衡。 DAC 输出中的信号应尽可能实现平衡。 请仔细检查布局以使差分走线保持较短且以平衡方式布线、并观察平衡-非平衡变压器的单端输出。  

谢谢。  

你(们)好，先生  

在布局和布线中、我们将处理这件事。我们仍面临来自您的基准的 dac.pfb 谐波图像的二次谐波问题。结果与数据表不匹配。 请建议您尽快解决此问题。

谢谢

您的参考引用的 PFB 布局图像

您好，您好！  

我们不会获得数据表中提到的预期结果

您好！

在查看原理图时、您的输出网络与 EVM 不匹配。 EVM 还具有4：1变压器。 您可以看到、变压器的中心抽头通过0欧姆电阻器偏置为3.3V。 无需400 Ω 并联电阻器。 您将需要100 Ω 上拉至3.3V。  

请注意、3.3V 必须是经过良好滤波的电源。 电源上的任何噪声和失真都将耦合到输出中。 我看到您只能选择将中心抽头偏置为2.5V。 这将不符合 DAC 的输出顺从电压。

我无法解释您的布局。 布局上的所有终端都远离 DAC 输出。 通常、端接(源极和负载)应尽可能紧密耦合。 请参阅我们的 DAC3283 EVM 布局以供参考。  

https://www.ti.com/lit/zip/slar052

没有其他方法可以改善 HD2。 DAC 本身在模拟内核性能上具有大于80dBc 的 HD2。 同样、HD2完全是由外部组件造成的。 如果 DAC 未在顺从电压处正确偏置、HD2可能会降低。 请再次仔细检查 DAC3282输出顺从电压数据表规格。

我看不到您是如何探测 DAC 输出的。 布局中没有探测点。 在我们的 EVM 中、变压器输出连接到 SMA、以便在频谱分析仪上观察到。 您需要确保频谱分析仪本身不会引入 HD2。 您需要调整频谱分析仪衰减设置、以避免频谱分析仪失真。

请从您的信号源注入10MHz 信号、并检查频谱分析仪。 如果您还看到大量的 HD2、则需要调整频谱分析仪。

请考虑订购 EVM 并对其进行测试。 另请参阅 EVM 布局并遵循它。 谢谢你

您好、Kang 感谢您的回复和抽出宝贵时间查看我们的设计。

我们的旧板具有相同的 DAC 和变压器。 在该板中、我们提供了3.3V 选项。

PFB 图像  

我已经尝试过您建议的要点，即制作400R DNI 并提供中心抽头3.3V。 但 SFDR 没有改善。

为了进行测量、我移除了一个连接电阻器、将后面的射频链与 ADT4-6T 级隔离。 并探测该电阻器的一端。 通过 CRO 探头。

对于 CRO 问题、我们没有干净的信号发生器来验证信号。 我们有一个信号发生器、我尝试提供衰减、但信号和谐波都会衰减、SFDR 没有变化。

还有其他建议吗？

谢谢  

我们在使用您建议的设置.pfb 图像的变压器之后得到此结果

Balvan、

在我们的实验中、我们直接通过 SMA 连接器电缆连接到 R&S 或 Keysight 频谱分析仪。 这些设备具有足够的线性度、不会增加额外的失真。  

我不确定您使用 CRO 的测试方法。 您必须进行测量、并确信您不是从测试设置中测量失真。 我没有其他指导、因为 DAC 本身和平衡-非平衡变压器本身不会生成如此高的 HD2。 这应该是一个相当直接的测量。  

您好，Kang，感谢您的支持。

可能是由于 CRO。 您能不能告诉我 测量20Mhz 输出的 DAC 输出所需的最小 BW。(DAC 时钟为210MHz)