This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1003164/ads1278-effects-of-any-sclk-frequency-in-spi-mode
尊敬的支持：
请您解释或说明在 SPI 模式下使用自由选择的 SCLK 频率会产生什么影响。
我的意思是不使用推荐的 ADC 时钟1/2、1/4等、而是自由选择的值？
指出的"最佳绩效"和"不是最佳绩效"之间的实际差异是什么？
哪些问题、应预期出现故障？
谢谢、此致、
Sandor
您好 Sandor、
如果使用与建议的1/1、1/2、1/4、1/8等不同的 SCLK 频率、 您将获得频谱中显示的两个不同时钟的混合。 这些"杂散"的幅度将取决于 SCLK 的幅度和变化率。 根据您的应用、频谱中的这些额外杂散可能是问题、也可能不是问题。 如果不是通过 FFT 处理数据、则不会看到时域数据出现任何下降。
只要 SCLK 频率等于或小于 CLK、ADS1278仍将正常工作。 您可以预期降级的关键规格是 SFDR、如果其中一个杂散发生在与其中一个谐波相同的频率、则可能是 THD。
此致、 Keith Nicholas 精密 ADC 应用
您好、Keith、
非常感谢您的清晰解释！ 它提供了很多帮助。
此致、
