[参考译文] DAC5674：输出 DAC

您好、Roja、

您是否正在使用自己的电路板设计、或者 TI 的评估板是否存在问题？

请提供建议。

此致、

Rob

你(们)好

我们使用的是自己的设计、但原理图与 TI 相同。

请建议我们解决此问题。

谢谢

Roja V

Roja、

DIV0、DIV1、X4、HP1和 HP2有哪些设置？ 您是否尝试使用内部 PLL？ 进入 DAC 的数据速率是多少？ DDS 编译器是什么意思？ 如果在外部时钟模式下使用器件、PLLLOCK 引脚上的信号频率是多少？ 您能否发送正在创建此30MHz 音调的测试模式文件？

此致、

Jim

你(们)好

我们使用的外部时钟模式的频率为200MHz、来自信号发生器。 我们使用 x4配置，因此 DIV0和 DIV1为“XX”、“XX”、HP1和 HP2为0 ，这意味着我们使用低通和低通。

PLL 锁定为50MHz、我认为 x4配置具有外部时钟模式、因此200/4=50MHz (PLL 锁定)。

请您能帮我解决这个问题。

谢谢

Roja V

Roja、

当 PLLLOCK 为50MHz 时、进入 DAC 的数据速率必须为50MHz 并与该时钟同步。 根据数据表的图27、输入数据必须满足设置和保持时间要求。 您是否使用 PLLLOCK 为数据计时？ 当数据速率为50MHz 且使用4倍插值时、您可以实现的最大输出频率为 Fdata * 0.4 = 50MHz * 0.4 = 20MHz。 这可能是您的问题。 您无法使用200MHz 时钟获得30MHz 输出。

此致、

Jim  

你(们)好

如果我们将 x4模式更改为2x 模式、我们是否可以获得200MHz 至30MHz 的频率。

我需要以 PLLLOCK 或 DAC 外部时钟为基准向 DAC 发送数据样本。

请帮助解决问题

谢谢

Roja