我的目标是通过 FMC 将 ADS54J64EVM 卡连接到 ZC706、并在模式0、1或6 (LMFS = 4841)下使用 ADS54J64。 我想从模式0开始、使用一个 FS = 280MHz 来使数据正常工作。 TI204c IP 用户指南并未真正提供有关如何在不使用参考设计的情况下使用 TI204C-IP 构建您自己的项目的清晰说明。 有人是否有一个有关如何实施的 Vivado 方框图示例或有关从何处开始的建议？ 用户指南一直注意到收发器 IP“必须使用 Vivado 收发器向导生成”，但参考设计没有使用向导执行任何操作，因此在参考设计中这是自动的吗？
阿迈德
非常感谢你的帮助。 您的解释对我帮助比较大。 当您说将顶层封装为 IP 时、您是指参考设计的顶层(TI_204C_IP_ref)还是隐藏的顶层？ 我假设您是指隐藏的顶层。
谢谢、
Keira
您好、Ameet、
您能更具体吗？ 下面是示例项目设置的屏幕截图。 我认为我应该只保留隐藏的 SVP 文件及其下面的所有内容、但是当我从项目中删除 TI_204C_IP_ref 时、JESD_IP_gen.genblk1.j8b10b_instp 及其所有子项也会从项目中删除。 由于我无法打开、查看或编辑隐藏的文件、我不确定如何解决此问题。 我通常使用 VHDL 编码、因此可能在 Verilog TI_204C_IP_Ref.SV 中缺少某些内容、但我不明白为什么删除该文件会从 设计中删除 JESD_IP_gen.genblk1.j8b10b_inst.
另外、为了便于参考、我在这里开始了另一篇关于如何使其正常工作的论坛文章： https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1158213/ti-jesd204-ip-modifying-ti204c-ip-and-figuring-out-clocks-for-the-ads54j64-and-ip/4356689
也许您也可以在这个帖子上提供帮助、因为没有人回答了我的大部分问题。
谢谢、
Keira
阿迈德
感谢您的解释。 有道理。 我分享了这张图片、以便您可以在解释中使用实际文件的名称来避免进一步的混淆。 我将修改顶级文件 TI_204C_IP_ref 以删除其他不需要 的实例、例如将其封装为 IP 的 VIO、Rx_refdesigner 和 TX_refdesigner。 我认为这 是非常令人困惑的 、因为我根本看不到隐藏文件、这意味着我必须假设不需要修改在 TI_204C_IP_ref 中实例化的方式、即使我正在通过收发器向导修改隐藏文件的子文件。
我对 这个线程的最后一个问题是、我通过收发 器向导对 j8b10b_xcvr 进行了修改、Vivado 是否会自动更新隐藏的父文件、或者无论 收发 器向导中的内容有何变化、该隐藏文件是否没有变化？ 我提出这一问题是因为我在 收发 器向导中更改了其中一项内容、就是禁用 TX。 我会假设这会改变内核的端口、但它们可能会保持在那里、并且没有连接到任何设备？
下面是供 参考的层次结构和收发器向导图片。
Keira
